Guten Abend, Für Testzwecke habe ich eine kleine Schaltung aufgebaut, allerdings komme ich seit Längerem nicht weiter. Kurze Beschreibung der Schaltung: Die Schaltung ist eine Reihenschaltung bestehend aus einer DC-Spannungsquelle, einem Vorwiderstand (240kOhm), 2 JFETs (1,2 kV, SiC, selbstleitend, n-Kanal) und einem MOSFET (n-Kanal). Beide Gate-Anschlüsse der JFETs liegen auf Masse. Der Betrag der Spannungsquelle beträgt max. 900 V. Der MOSFET wird über einen Treiber IC angesteuert und schaltet auch wie gewünscht (rechteckförmig, meist bei 10% Dutycycle und 1 kHz). Problem: Ich habe die Schaltung bereits problemlos mit LTSpice simuliert. Dabei kam kurzgesagt heraus, dass jeder der JFETs ca. die Hälfte der Eingangsspannung blockiert (wenn der MOSFET den Zustand 0 bzw. AUS ist). Wenn ich die Schaltung aufbaue, tritt das Problem auf, dass der oberste JFET, welcher am nächsten zur Quelle verbaut ist, ca. 80% der Eingangsspannung blockiert. Der 2. JFET blockiert gar nicht, ist dauerhaft EIN. Das heißt, dass der Gate-Source Potentialunterschied immer 0 V beträgt. Wenn ich das Ganze mit nur 1 x JFET aufbaue, funktioniert es. Verbaue ich 2 dann schaltet der untere JFET nicht. Wenn der MOSFET AUS ist, dann liegt doch an beiden JFETs ein negatives U_GS an, wodurch der Kanal abschnürt. Wieso tritt das nicht bei beiden JFETs auf? Vielen Dank im Voraus an alle! Grüße €: Datenblatt JFETs https://unitedsic.com/datasheets/DS_UJN1208K.pdf
:
Bearbeitet durch User
Das Problem liegt grundsätzlich immer in dem Punkt, den du komplett übersehen hast - der auch nicht in deiner Beschreibung steht. Wenn du das mit LTSpice simuliert hast, warum gibst du uns nicht einen Screenshot statt dieser unvollständigen Beschreibung?
Schaltplan? Weil aus der Prosa ist das etwas schwierig. Im Simulator sind die JFET identisch. In der Natur gibt es Streuungen. Das wären die Denkanstöße.
Der L. schrieb: > Kurze Beschreibung der Schaltung: Schaltplan, Screenshot von der Simulation, Simulationsdateien wären nützlich. Ich tue mich sehr schwer aus der Prosa abzuleiten, was du da vor dir hast. Der L. schrieb: > Ich habe die Schaltung bereits problemlos mit LTSpice simuliert. Dabei > kam kurzgesagt heraus, dass jeder der JFETs ca. die Hälfte der > Eingangsspannung blockiert (wenn der MOSFET den Zustand 0 bzw. AUS ist). > Wenn ich die Schaltung aufbaue, tritt das Problem auf, dass der oberste > JFET, welcher am nächsten zur Quelle verbaut ist, ca. 80% der > Eingangsspannung blockiert. Nur so als Hinweis: bei der Simulation sind zwei gleiche FETS auch identisch in ihren Parametern. In der Realität hast du auch beim selben Typ Unterschiede. Schau mal in die Datenblätter: wie oft sind da Werte mit Min. und Max. drin, die sich um Faktoren unterscheiden?
Oft macht man auch fehler bei der Gate Verschaltung, Das will heißen man hat keine galvanische Trennung zwischen HiGate und LoGate Solche Schaltungen musste ich schon Öfters von Kunden korrigieren so dass die FET dann richtig schalten. Häufige Fehler sind auch, man vergisst das der FET eine Bodydiode hat die dann den Strom in eine Richtung durchlässt, Poste mal dein Simulationsschema, dann wird der Salami etwas Länger und wir müssen weniger Raten ;-)
Wozu 2 1.2kV FETs an 900V, einer reicht, erst recht bei maximal 3.75mA. Selbstleitende FETs mit Gate an Masse liefern eine ungefähre Ausgangsspannung, z.B. 6V. Wenn das schon der erste tut, was soll dann noch der zweite ? Wahrend in LTSpice 2 Bauteile exakt gleich sind, ist in der Realität immer einer der schlechtere.
Erstmal danke für die zahlreichen Antworten! Ich habe den Schaltplan und die Simulation gerade leider nicht zur Hand. Ich poste morgen beides als Antwort in diesen Thread. Eine Verpolung bzgl. Body-Diode kann ich ausschließen. Es sei denn der Hersteller hat D und S verwechselt :-) Das Datenblatt der JFETs habe ich dem Originalbeitrag hinzugefügt. Dann würde ich sagen, dass wir morgen Nachmittag / Abend darüber diskutieren können. Würde mich freuen :-)
MaWin schrieb: > Wozu 2 1.2kV FETs an 900V, einer reicht, erst recht bei maximal 3.75mA. > > Selbstleitende FETs mit Gate an Masse liefern eine ungefähre > Ausgangsspannung, z.B. 6V. > > Wenn das schon der erste tut, was soll dann noch der zweite ? > > Wahrend in LTSpice 2 Bauteile exakt gleich sind, ist in der Realität > immer einer der schlechtere. Weil ich das Ganze mit mehr als 2 Stufen aufbauen möchte und dann entsprechend eine deutlich höhere Spannung anlegen werde.
:
Bearbeitet durch User
Der L. schrieb: > Weil ich das Ganze mit mehr als 2 Stufen aufbauen möchte und dann > entsprechend eine deutlich höhere Spannung anlegen werde. Dann lege das Gate des oberen JFET an einen Spannungsteiler, z.B. 1 MOhm + 1 MOhm.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.