Gast
#6963053
Ich möchte getriggerte Messungen mit einem ADC ermöglichen und würde gerne eure Einschätzung zu meinem Lösungsansatz hören. Der ADC hat eine Abstastfrequenz von 50MHz und ich würde ihn im FPGA gerne konsequenz aufnehmen lassen die Daten nur dann weiterverarbeiten, sofern ein Trigger ankommt. Das Triggersignal ist relativ langsam bei maximal 1MHz. Das führt natürlich zu einem Jitter zwischen Triggerung und start einer Messung, der sich stochastisch über eine Periode verteilen kann. Nun ist die frage ob man das so handhaben kann. Im FPGA würde das vieles erleichtern. Ich dachte auch eine PLL mit dem Triggersignal zu betreiben, damit die immer in Phase sind aber das Signal kann auch mal ausfallen und muss nicht konsequent anliegen.