Verpolungsschutz simuliert nicht wie erwartet

Gast #6982627
Lesenswert?
• ▲
▼
Ich versuche gerade, einen einfachen Verpolungsschutz mit LTSpice zu 
simulieren. Aber er macht nicht was ich erwarte, der MOSFET wird nicht 
geschlossen und die verpolte Spannung liegt auch dahinter noch an :-(
Was stimmt da nicht?
Angehängte Dateien:
Moderator (Firma: Titel) Persönliche Seite #6982718
Lesenswert?
• ▲
▼
Thomas Korner schrieb:
> Beim Link fehlt leider die beste Variante
Die "beste" Variante ist immer noch die, die die Aufgabe am "besten" 
löst.

> falls man eine Spannung VCC +10V hat (z.B. vom Gatetreiber)
Und die natürlich zufällig auch noch potentialfrei ist.

> mit einem High Side Mosfet....
So einen Mosfet muss man natürlich mit einer Spannung zwischen G und S 
passend ansteuern.
Wenn du da am Eingang (=Source) -16V hast, aber am Ausgang (=Drain) 0V 
willst, dann sollte die Ugs auch annähernd 0V sein.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.