JLCPCB Panel, V-cut, Langloch im Pad

[Frank R. (praezis)]

Hallo,
ich habe ein paar Fragen zu JLCPCB Platinen, die mir deren Support 
leider nur nichtssagend beantwortete. Ich benutze Eagle.

1. Langloch im Pad: wenn ich in der Bibliothek das Langloch aufs Pad 
setze (im Layer Milling), kann ich sicher sein, dass es durchkontaktiert 
wird?

2. V-cut: woher wissen die, dass es ein V-cut sein soll? Wäre eine 
durchgehende Linie 0,1 - 0,2 mm in "Milling" automatisch V-cut?

3. Panel: Mir ist unklar, was da der Unterschied ist zwischen 
"Einzelplatine" (als Panel entworfen, mit V-cut oder Fräsungen) und 
"Panel by Customer".

Gruß, Frank

[Bauform B. (bauformb)]

In deren Online-Shop muss es doch irgendwo erklärt werden, wie die das 
machen bzw. wie die die Daten haben wollen? Und vor allem, wie schmal 
das Langloch minimal sein darf; meistens scheitert es ja daran. Schau 
noch mal genau im Kleingedruckten. Support für so grundlegende Dinge 
kann bei den Preisen ja nicht funktionieren.

Du gibst doch sowieso Gerberdaten ab? Dann musst du rausfinden, in 
welche Datei die Langlöcher gehören, z.B. DK-Bohrungen, Kontur oder eine 
extra Datei. Aus welchem Eagle-Layer du die erzeugst, ist deine Sache.

Meine Platinenhersteller machen die Panel lieber selbst, d.h. ich gebe 
nur die Daten für eine einzelne Platine ab. Ich muss bei der Bestellung 
nur V-Cut oder gefräst ankreuzen.

Für die V-Cuts kann es keine "richtige" Strichstärke geben. Per 
Definition müsste sie Null sein, aber Null ist oft ausdrücklich 
unerwünscht. Andererseits müsste sie mindestens 0.5mm breit sein, soviel 
Oberfläche fehlt bei den fertigen Platinen.

[Ozvald K. (Firma: Privat) (ozvaldk)]

Hallo,

1. verstehe nicht wie du das meinst.
2.
> Wäre eine
> durchgehende Linie 0,1 - 0,2 mm in "Milling" automatisch V-cut?

Ja, bei meiner Bestellung hat es so funktioniert.

3. Einzelplatine: du entwickelst ein Layout das z.B. 5x5 cm groß ist, 
und  bestellst du davon 5 Stück.
Panel by customer: du gibst dieses Layout 4 mal auf eine 10x10cm Platine 
mit V-cut Linien, und bestellst du davon 5 Stück. So bekommst du 20 
Platinen.

Falls Unklarheiten, werden dich zusätzlich kontaktieren und nachfragen. 
(bei mir war das so)

[Norbert T. (atos)]

>1. Langloch im Pad: wenn ich in der Bibliothek das Langloch aufs Pad
setze (im Layer Milling), kann ich sicher sein, dass es durchkontaktiert
wird?

Ja.

[Harald A. (embedded)]

Frank R. schrieb:

> 1. Langloch im Pad: wenn ich in der Bibliothek das Langloch aufs Pad
> setze (im Layer Milling), kann ich sicher sein, dass es durchkontaktiert
> wird?
Wenn nichts anderes bekannt ist, gilt „normalerweise“:
Bohrung im Kupfer ohne Freistellung: durchkontaktiert
Bohrung nicht im Kupfer oder mit deutlicher Freistellung: nicht dk.

Kurze Erklärung im Freitextfeld hilft: “Project contains milling layer, 
please PTH slots”

>
> 2. V-cut: woher wissen die, dass es ein V-cut sein soll? Wäre eine
> durchgehende Linie 0,1 - 0,2 mm in "Milling" automatisch V-cut?

Wurde ja schon passend beschrieben. Auch im Freitext definieren: “Layer 
xy contains v-cut lines”
>
> 3. Panel: Mir ist unklar, was da der Unterschied ist zwischen
> "Einzelplatine" (als Panel entworfen, mit V-cut oder Fräsungen) und
> "Panel by Customer".
>
Die haben einfach keinen Bock auf die Extremsparfüchse, die durch eigene 
Zusammenstellungen (mit selber auseinander sägen) nochmal den letzten 
Cent rausholen wollen, das stört deren Preisfindung. Wenn man 
Panels/Zusammenstellungen klar definiert, gibt es kaum Probleme. Panel 
by customer ist, wenn Du die Fräskonturen selber mit den Gerberdaten 
übergibst. Sonst machen die das nach eigenem Gusto. Stört bei Prototypen 
ja oft nicht, wenn der Hersteller eigenmächtig einen Nutzen erstellt.

[Frank R. (praezis)]

Norbert T. schrieb:
> setze (im Layer Milling), kann ich sicher sein, dass es durchkontaktiert
> wird?
>
> Ja.

Uff, danke für die Bestätigung, auch an embedded!

Natürlich hatte ich deren FAQs mehrmals hoch und runter studiert, Fragen 
blieben eben offen. Der Support hatte einfach Links zu den FAQ 
gesandt...
Und erstmal ins Blaue bestellen (z.T. mit Bestückung) wollte ich halt 
nicht.

Gruß, Frank

[Norbert T. (atos)]

> Natürlich hatte ich deren FAQs mehrmals hoch und runter studiert, Fragen
> blieben eben offen.

Kenn ich... Aber wie gesagt, es klappt ohne Probleme.

[Ingolf O. (headshotzombie)]

Norbert, könntest Du bitte mal die LBR zu dem SMD-Connector mit den 4 
Langlochpads zum DL einstellen? Ich muss mir das mal in Eagle genauer 
anschauen, welcher Layer wo ist.

Ich habe nämlich immer dann, wenn beim Fertiger ein anderer Bearbeiter 
auftaucht, das Problem, dass die von mir eingesetzten Hohlbuchsen jedes 
Mal zu Rückfragen führen, was in diesem Jahr bereits 3x dar Fall war.
Die rechteckigen Ausfräsung sind bei mir Layer 46 milling und der Strich 
durch das Pad ist Layer 51 tDocu. Ich soll lt. Ingenieur alle GKO-Daten 
im Bauteil löschen, bloss da sind ja keine, denn GKO heißt für mich 
Umrisslayer, also Dimension.

Ingo

[Ingolf O. (headshotzombie)]

Hier noch die Hohlbuchse, wie ich sie nutze!

[Norbert T. (atos)]

> Norbert, könntest Du bitte mal die LBR zu dem SMD-Connector mit den 4
> Langlochpads zum DL einstellen?

Ja.

Bei allen meinen Bauteilen sind Umrisse 21 tPlace, alles komplett, 51 
tDocu benutze ich überhaupt nicht. Die Langpads sind Top und Bottom 
Layer, also gerade NICHT 17 Pads oder 18 Vias etc.
PCBs mache ich selbst, bestelle bei JLCPCB, früher bei DirtyPCBs, hatte 
bisher noch nie Nachfragen vom Fertiger. Vielleicht hilfts. Grüße.
Norbert

[Ingolf O. (headshotzombie)]

Danke, Norbert, aber die Nutzung von Layer 51 tDocu ist nicht auf meinem 
Mist gewachsen. Die con-lumberg.lbr stammt ja nicht von mir.
Schaue gleich mal in Deine LBR.
Mus ja rauszubekommen sein, weshalb Deine Gerberdateien offensichtlich 
durchgehen und meine eben nicht.
Ingo

edit:
In den 4 ovalen Pads finde ich keine ovale Schlitz-VIAs, wo ich 
eigentlich dachte, welche zu sehen, nämlich die grauen Flächen.
Irrte ich mich?
Übrigens, das mit tPlace war mir schon klar, aber bei o.g. LBR sind 
durch die Schlitze die weißen Linien eben kein tPlace, sondern tDocu! 
Eine Erklärung dafür fehlt mir noch.

Die Screenshot hat mir JLCPCB zum Aufzeigen ihrer Fragen geschickt!
Ich habe daraufhin denen erklärt, es handelt sich um den milling layer 
46.
Die Reaktion darauf war unklar und nicht nachvollziehbar für mich.
JLCPCB stören jedenfalls die prismatischen Rechtecke auf die ich aber 
keinen Einfluß habe.
Der Gerberviewer zeigt leider von einer PCB auch nur normale runde 
VIAs...

[Thomas Z. (usbman)]

Ingolf O. schrieb:
> Die Screenshot hat mir JLCPCB zum Aufzeigen ihrer Fragen geschickt!
> Ich habe daraufhin denen erklärt, es handelt sich um den milling layer
> 46.
> Die Reaktion darauf war unklar und nicht nachvollziehbar für mich.
> JLCPCB stören jedenfalls die prismatischen Rechtecke auf die ich aber
> keinen Einfluß habe.
> Der Gerberviewer zeigt leider von einer PCB auch nur normale runde
> VIAs...

nun das kann so nicht funktionieren. Du musst SMD Pads verwenden (100% 
roundness) ggf halt 2 für Ober und Unterseite. Dann zeichnest du im 
milling layer eine wire mit dem Schlitzdurchmesser.
Da eagle immer noch keinen Padstack hat und platted slots nicht wirklich 
unterstützt, musst du halt etwas mitdenken damit das was wird.

Achtung da gibt es Mindestdurchmesser für die Fräser. Bei Aisler z.B 
0,7mm. Wenn du Multilayer machst Freistellungen auf den Innenlagen nicht 
vergessen.

[Norbert T. (atos)]

Also es ist so wie hier Thomas erläutert hat, mache halt die Lib auf und 
schaue die die Pads an - die Top und Bottom Layers sind SMD Pads, (hätte 
ich schreiben sollen...), Milling ist halt eine Linie, Milling Layer.

[Norbert T. (atos)]

Ingolf O. schrieb:
>die Nutzung von Layer 51 tDocu ist nicht auf meinem Mist gewachsen. Die 
con->lumberg.lbr stammt ja nicht von mir.

> Übrigens, das mit tPlace war mir schon klar, aber bei o.g. LBR sind
> durch die Schlitze die weißen Linien eben kein tPlace, sondern tDocu!
> Eine Erklärung dafür fehlt mir noch.

Ich weiß es auch nicht, vielleicht könnte man(?) uns aufklären. Ich 
glaube aber tDocu soll der Umriss des Bauteils sein, den man halt als 
Silkscreen aufdrucken kann, so dass man die Teile besser von Hand 
platzieren kann (oder so etwas in der Richtung) und dann tPlace als der 
"Rest" des Bauteils. Für mich ist es aber umständlich zwei Layer ein - 
und ausschalten wenn ich das Bauteil nicht sehe möchte etc. Und Umrisse 
als Silkscreen habe ich nie gebraucht, deswegen ist bei mir bei meiner 
Lib alles tPlace. Ist halt mein Geschmack.

[Thomas Z. (usbman)]

Norbert T. schrieb:
> Ich weiß es auch nicht, vielleicht könnte man(?) uns aufklären

tDoku und bDoku ist dazu da ansprechende Bestückungsspläne zu drucken 
(ohne Kupfer Layer) da sind dann die z.B die SMD Pins angedeutet. Diese 
Layer gabs in sehr alten Eagle Versionen nicht. Auch ein gutes Beispiel 
für tDoku ist der THT PLCC Sockel oder die div Stecker/Buchsen. 
Allgemein ist es halt so dass viele Eagle Libs aus unterschiedlichen 
Eagle Generationen stammen, weshalb das alles nicht sehr konsistent ist.

[Asdf Q. (Gast)]

Norbert T. schrieb:

> Ich weiß es auch nicht, vielleicht könnte man(?) uns aufklären. Ich
> glaube aber tDocu soll der Umriss des Bauteils sein, den man halt als
> Silkscreen aufdrucken kann, so dass man die Teile besser von Hand
> platzieren kann (oder so etwas in der Richtung) und dann tPlace als der
> "Rest" des Bauteils.

Umgekehrt. tPlace und bPlace ist der weisse Bestückungsdruck auf der 
Leiterplatte. Diese Layer werden von den mitgelieferten CAM-Jobs in die 
entsprechenden Gerberfiles ausgegeben.

tDocu und bDocu dienen, wie der Name vermuten lässt, der Dokumentation, 
also zur Erstellung gedruckter Bestückungspläne. Dort wird auch schonmal 
über die Pads gedruckt, was auf der Leiterplatte nicht zulässig wäre.


Du kannst das natürlich auch anders machen, die Layer können frei 
genutzt werden. Dann passen aber die Standard-CAM-Jobs nicht mehr und es 
gibt nicht vorhersagbare Effekte, wenn ein Fremder (z.B. der 
PCB-Lieferant) die Gerberdaten erzeugt.

[Ingolf O. (headshotzombie)]

So, es kann weitergehen, denn wie zu sehen ist, habe ich die Cinch- und 
Hohlbuchse gemäß Euren Vorgaben überarbeitet. D.h. jedes Pad in SMD mit 
100% Rundung auf top und bottum zzgl. eines 0.06"-wire von ca. 2,5mm 
Länge integriert. Da sich die Padzahl jeweils verdoppelt hat, habe ich 
neu connecten müssen.
Fazit: Binde ich die geänderten Bauteile über den Plan ins Layout ein, 
wird das jeweils nicht an GND gelegte Pad mit einem gelben Warnkreuz 
belegt.
D.h. bei mir muss noch etwas nicht korrekt angekomen sein.
Übrigens habe ich auf der Supportseite des Herstellers ein sog. 
Workaround für Langlöcher gefunden => 
https://support.jlcpcb.com/article/137-how-to-generate-gerber-and-drill-files-in-autodesk-eagle
man muss allerdings etwas runterscrollen.
Im JLCPCB-Gerberviewer werden meine Langlöcher augenscheinlich korrekt 
dargestellt.
Vermutlich wäre ich jetzt am Ziel!?

Ingo

[Thomas Z. (usbman)]

Ingolf O. schrieb:
> Fazit: Binde ich die geänderten Bauteile über den Plan ins Layout ein,
> wird das jeweils nicht an GND gelegte Pad mit einem gelben Warnkreuz
> belegt.

ja klar Eagle kennt halt keine plated slots. Für Eagle sind Top Pad und 
Bottom Pad 2 verschiedene Signale. Die Pads kannst du aber im LibEditor 
zusammemlegen sowas wie internally connected. Schau mal in die Hilfe.

Wie gesagt lustig wird es bei Multilayern. Wenn du da nicht freistellst 
hast du satte Kurzschlüsse in den Innenlagen. Bei plated slots und 
Multilayer müssen immer die Alarmglocken läuten.