ChipScope

Bustle Gast #418203
Lesenswert?
• ▲
▼ 
Guten Morgen,

ich versuche gerade das Programm ChipScope von Xilinx aus.

Ich habe einen einfachen Zähler im FPGA erzeugt und mit ChipScope über
JTAG anzeigen lassen. Das war kein Problem...

Jedoch wenn ich User I/Os Anzeigen möchte gibt es Probleme.

1. Welchen "Base Typ" muss man wählen? Es gibt teilweise (aber nicht
immer) mehrere Typen bei einem Signal z.B.

Name: DATA_IN<0>
=> Base Typ: IOBUF

Name: DATA_IN<0>_IOBUF
=> Base Typ: LUT3

Wenn ich das Signal "DATA_IN<0>" auswähle kann ISE nicht übersetzen
und wenn ich DATA_IN<0>_IOBUF auswähle, dann zeigt mir ChipScope nur
einen konstanten Wert an und nicht die tatsächlichen Daten am Eingang
des DATA_IN Ports

2. Kann man ChipScope auch auf einen CPLD anwenden? Oder lässt es die
CPLD Logik nicht zu?

Vielen Dank

mfg
Bustle
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
FPGAküchle Gast #418204
Lesenswert?
• ▲
▼ 
#2. Kann man ChipScope auch auf einen CPLD anwenden? Oder lässt es die
#CPLD Logik nicht zu?

IMHO verlangt chipscop zwingend Speicherblöcke zum Speichern der
Samples.
Sowas haben die XC95xxx oder Coolrunners nicht. Die haben nur ein paar
FF
(max 1024?). Das ist zuwenig für chipscope.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Bustle Gast #418205
Lesenswert?
• ▲
▼ 
...ich glaube ich muss meine oben aufgeführte Frage etwas umschreiben,
da keiner Antworten und die Frage daher wahrscheinlich unverständlich
gestellt ist.

Wie benutze ich als "inout" definierte Anschluss am FPGA für die
Analyse in ChipScope? Und zwar möchte ich damit einen am FPGA
angeschlossenen Bus überwachen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Jürgen Schuhmacher Gast #418206
Lesenswert?
• ▲
▼ 
Kann der IO-Pin nach dem Tri-State-Buffer eigentlich noch abgefragt
werden ? Geben das die IO-Zellen des jeweiligen Chips auch her?
Für den Fall, daß der Pin ein out ist, müsste der Tri-state-Buffer ja
intern realisiert sein und nicht in der IO-Zelle selbst sitzen.
Normalerweise realisiert das Synthestool dies dann genau so, was
allerdings dazu führt, daß input und output zwei getrennte Pfade sind
und da gfs noch ein Takt dazwischen sitzt. Sieh Dir mal die
IO-Beschreibung an, ob das synthetisierbar ist.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren