mikrocontroller.net

Forum: FPGA, VHDL & Co. ChipScope


Autor: Bustle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guten Morgen,

ich versuche gerade das Programm ChipScope von Xilinx aus.

Ich habe einen einfachen Zähler im FPGA erzeugt und mit ChipScope über
JTAG anzeigen lassen. Das war kein Problem...

Jedoch wenn ich User I/Os Anzeigen möchte gibt es Probleme.

1. Welchen "Base Typ" muss man wählen? Es gibt teilweise (aber nicht
immer) mehrere Typen bei einem Signal z.B.

Name: DATA_IN<0>
=> Base Typ: IOBUF

Name: DATA_IN<0>_IOBUF
=> Base Typ: LUT3

Wenn ich das Signal "DATA_IN<0>" auswähle kann ISE nicht übersetzen
und wenn ich DATA_IN<0>_IOBUF auswähle, dann zeigt mir ChipScope nur
einen konstanten Wert an und nicht die tatsächlichen Daten am Eingang
des DATA_IN Ports

2. Kann man ChipScope auch auf einen CPLD anwenden? Oder lässt es die
CPLD Logik nicht zu?

Vielen Dank

mfg
Bustle

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
#2. Kann man ChipScope auch auf einen CPLD anwenden? Oder lässt es die
#CPLD Logik nicht zu?

IMHO verlangt chipscop zwingend Speicherblöcke zum Speichern der
Samples.
Sowas haben die XC95xxx oder Coolrunners nicht. Die haben nur ein paar
FF
(max 1024?). Das ist zuwenig für chipscope.

Autor: Bustle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
...ich glaube ich muss meine oben aufgeführte Frage etwas umschreiben,
da keiner Antworten und die Frage daher wahrscheinlich unverständlich
gestellt ist.

Wie benutze ich als "inout" definierte Anschluss am FPGA für die
Analyse in ChipScope? Und zwar möchte ich damit einen am FPGA
angeschlossenen Bus überwachen.

Autor: Jürgen Schuhmacher (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kann der IO-Pin nach dem Tri-State-Buffer eigentlich noch abgefragt
werden ? Geben das die IO-Zellen des jeweiligen Chips auch her?
Für den Fall, daß der Pin ein out ist, müsste der Tri-state-Buffer ja
intern realisiert sein und nicht in der IO-Zelle selbst sitzen.
Normalerweise realisiert das Synthestool dies dann genau so, was
allerdings dazu führt, daß input und output zwei getrennte Pfade sind
und da gfs noch ein Takt dazwischen sitzt. Sieh Dir mal die
IO-Beschreibung an, ob das synthetisierbar ist.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.