VHDL boolean nach integer

[Carsten F. (Gast)]

Ich gebe über ein Generic an, ob ein vector signed ist und möchte den 
dann entsprechend ein Bit länger machen, wenn dieser generic wert true 
ist. Kann ich irgendwie boolean in positive wandeln, damit das in die 
Berechnung meiner vektorlänge eingeht?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Carsten F. schrieb:
> Ich gebe über ein Generic an, ob ein vector signed ist und möchte den
> dann entsprechend ein Bit länger machen, wenn dieser generic wert true
> ist.
Übergib doch einfach einen Integer zwischen 0 und 1 und addiere diesen 
Wert bei der Deklaration der Vektorbreite dazu. Etwa so:

   Generic ( signbit  : natural range 0 to 1  := 0;
             size     : natural range 0 to 15 := 6 );

 :
 :

   std_logic_vector(signbit+size downto 0);

[Markus F. (mfro)]

das attribut pos liefert den Ordinalwert eines Aufzählungstypen:

-- "b" ist dein generic
signal x : std_logic_vector(15 + boolean'pos(b) downto 0);

macht also genau das, was Du willst

[Tobias B. (Firma: www.elpra.de) (ttobsen)]

Markus F. schrieb:
> das attribut pos liefert den Ordinalwert eines Aufzählungstypen:

Sehr elegante Loesung! :-)

[Christoph Z. (christophz)]

Markus F. schrieb:
> das attribut pos liefert den Ordinalwert eines Aufzählungstypen:

Nett, kannte ich auch noch nicht. Ich hätte mir jetzt mit diesem Boolean 
und einem if ... generate die passenden Vektoren gebaut. Ginge auch, 
braucht nur etwa 4-6 Zeilen mehr :-)