FPGA Synchronisation

Du musst vor allem sicherstellen, dass das externe Signal nur mit genau 
einem Register in die 60 Mhz Taktdomäne übernommen wird. Zwei Register 
direkt hintereinander schaden auch nicht. Metastabilität ist aber nicht 
wirklich ein relevantes Problem. Erst nach dem Samplen kannst du das 
synchronisierte Signal an beliebig viel weitere Logik verteilen.

Welchen FPGA verwendest Du?

rossi schrieb:
> Metastabilität ist aber nicht
> wirklich ein relevantes Problem.

Metastabilität hat mich schon zu viele Stunden bei der Fehlersuche 
gekostet, als dass ich diese Aussage noch unterstützen könnte. Es ist 
'Best Practice', asynchrone Signale immer über zwei Registerstufen 
einzusamplen. Das kostet praktisch keine Ressourcen und das Thema MS ist 
damit statistisch für die nächsten 100000 Jahre vom Tisch.

Lothar M. schrieb:
> Allerdings wird richtige Metastabilität eben oft mit fehlendem
> Einsynchronisieren verwechselt.
Den Eindruck habe ich auch. Jeder bachelor der mal etwas von FPGAs 
gehört hat, bekommt von seinem schlecht informierten 
Was-bin-ich-so-stolz-dass-ich-mich-Professor-nennen-darf Lehrmeister an 
der dualen Hochschule etwa von Meta erzählt und findet es toll, dass er 
es bekämpfen kann.

Dabei wird verkannt, dass es oft falsch einsynchronisierte Busse und 
Signalgruppen sind, deren Zustand durch ein scheinbar technisch 
richtiges- aber aus Logiksicht unzureichendes Eintakten zerpflückt wird.

Schlecht, wenn man nicht in der Lage ist, Problemstellungen zu erfassen 
und einzuordnen.

> Heute sind Flipflops im FPGA nach ein
> paar ns sicher irgendwo hingekippt und nicht mehr zwischen 0 und 1
> floatend

"Picosenkunden" wolltest du sicher schreiben. Nano wäre etwas langsam 
:-)

Ja, vermutlich ist die fehlende Synchronisation meistens die 
Fehlerursache. Aber wir hatten vor einigen Jahren im Labor mal echte 
Metastabilität fabriziert, auf einem Virtex-5, der CPU-Steuersignale in 
eine 100MHz-Domain einsamplen sollte. Hin und wieder erschien satt des 
Signalzustandes auf dem Logi völlig wirres Zeug und der FPGA verhielt 
sich teilweise, sagen wir... indeterministisch und die Stromaufnahme 
stieg drastisch an. Eine FSM blieb z.B. in einem ungültigen Zustand 
hängen usw. Blieb nur der Reset. Das Problem verschwand, nachdem ich 
meine Hausaufgaben gemacht und alle Signale 2-stufig einsynchronisiert 
hatte.

Das Problem mit der Metastabilität ist, dass sie sich, auch wenn sie nur 
kurz dauert, mit einer gewissen Wahrscheinlichkeit in die nächste Stufe 
überträgt und dann zur Logik-Demenz führt.

Vancouver schrieb:
> Das Problem mit der Metastabilität ist, dass sie sich, auch wenn sie nur
> kurz dauert, mit einer gewissen Wahrscheinlichkeit in die nächste Stufe
> überträgt und dann zur Logik-Demenz führt.

"Kurz" sind aber wirklich nur Nanosekunden oder noch viel weniger. Schon 
1997 hat Xilinx bei damals aktuellen FPGAs in 0.5 Mikron Technik keine 
Probleme bei < 100 MHz Takt gesehen. [XAPP 094 November 24, 1997 
(Version 2.1)] Da war der metastabile Zustand lange aufgelöst, bevor die 
nächste Taktflanke kommt.

Das echte Problem ist die automatische Register-Duplizierung, die Lothar 
M. angesprochen hat und das selbst bei trivialen Sachen das asynchrone 
Signal einen Fanout größer 1 hat.

1

process(clk)

2

begin

3

  if rising_edge(clk) then

4

    if (trigger_async = '1') then

5

      next_adc_sample <= adc_data(15 downto 0);

6

    end if;

7

  end if;

8

end process;

Sowas kann schon schief gehen, wenn trigger_async zu unterschiedlichen 
Zeiten an den einzelnen Registern für die Bits ankommt.

Wenn man Vivado verwendet, kann man das Attribut ASYNC_REG für die 
Register in einer Synchronisierungskette setzen. Das sorgt dafür, das 
die Register nicht wegoptimiert werden und nahe beieinander platziert 
werden.

https://www.xilinx.com/content/dam/xilinx/support/documents/sw_manuals/xilinx2021_2/ug912-vivado-properties.pdf

Mach dir doch nicht ins Hemd wegen Trigger glitches. Da passiert nichts 
und da muss auch nichts einsynchronisiert werden. EInen Trigger in einem 
getakteten Prozess zu nutzen ist vollkommen in Ordnung.