Gesucht: "Inhibit" Gate

Wenn ein Takt vorhanden und die Verzögerung keine Rolle spielt: 74HC273.

Gate schrieb:
> Folgende Möglichkeiten sehe ich:

Ich sehe noch eine dritte:
Die andere Platinenseite mit benutzen

Gate schrieb:
> ... benötigen allerdings externe Pull-Down-Widerstände da die Ausgänge
> High-Z sind wenn deaktiviert. Diese brauchen auch wieder ziemlich viel
> Platz.

1.4 x 0.6 mm z.B. für vier Widerstände als EXB18V fände ich jetzt nicht 
so viel.
https://industrial.panasonic.com/cdbs/www-data/pdf/AOC0000/AOC0000C14.pdf

p.s.
Oder wenn die EXB-18V löttechnisch außer deiner Reichweite liegen, 
vielleicht die CAY17, 8 Pulldowns in einem 1206 (3.2 x 1.6 mm).
https://media.digikey.com/pdf/Data%20Sheets/Bourns%20PDFs/CAY17_Model_DS.pdf

(prx) A. K. schrieb:

> Wenn die Reaktionszeit einige 100ns dauern darf: Microcontroller mit
> mindestens 13 I/O-Pins. ;-)

Man könnte µC mit speziellen Eigenschaften benutzen, z.B. einer 
eingebauten CCL. Das ist dann sowas wie ein FPGA für Arme. Da ist die 
Reaktionszeit dann sehr viel geringer. Der µC-Kern selber ist (nach der 
Initialisierung der CCL) dann zwar arbeitslos, aber das ist nicht 
schlimm, man schickt ihn einfach schlafen.

AVR128DB64 z.B. könnte das Geforderte leisten. Hat 6 LUTs. Kinderkram. 
Wären dann 9x9mm Platz auf dem Board.

c-hater schrieb:

> AVR128DB64 z.B. könnte das Geforderte leisten. Hat 6 LUTs. Kinderkram.
> Wären dann 9x9mm Platz auf dem Board.

Oder auch AVR128DA48/AVR128DB48. Auch die haben 6 LUTs. In VQFN wären 
das dann nur noch 6x6mm auf dem Board.

Arno H. schrieb:
> Was ist mit 74xx365 und 74xx367? Die haben zwar auch 3State-Ausgänge,
> aber das wäre ja mit Pulldowns lösbar.

Hat er angeblich keinen Platz für...

Gate schrieb:
> ich würde gerne 6 Gatesignale mit einem Enablesignal verknüpfen, so dass
> die Gatesignale auf 0 sind, wenn das Enable nicht anliegt.

Ganz dumme Frage: Kommen die 6 Gatesignale aus dem gleichen Chip? Ich 
denke, da muss man vielleicht früher angreifen ...

Gate schrieb:
> ich würde gerne 6 Gatesignale mit einem Enablesignal verknüpfen, so dass
> die Gatesignale auf 0 sind, wenn das Enable nicht anliegt
> Enable kann von mir aus auch invertiert sein: also Inhibit =
> not(Enable).
Wenn auch die Gate-Signale invertiert werden dürfen, würde sich ein 
CD4502 (TSSOP16) anbieten.
https://www.ti.com/lit/ds/symlink/cd4502b.pdf