Hallo,
sicherlich eine etwas ungewöhnliche Frage, aber hier tummeln sich viele
Experten.
In einem two switch forward converter sind Zeitgleich beide Mosfet
kaputt gegangen. Ein decapping hat gezeigt, dass beide exakt das selbe
Fehlerbild zeigen - ein Durchlegieren von Drain nach Source direkt neben
am Gate.
Bei einer Überspannung von Drain nach Source ist die Fehlerstelle jedoch
zufällig verteilt, das haben mehrere Tests gezeigt.
Eine Überspannung am Gate ist durch eine direkt daneben platzierte TVS
Diode auch nicht möglich. Was kann zu so einem Schadensbild führen?
Eventuell ringing?
Decapper schrieb:> Eine Überspannung am Gate ist durch eine direkt daneben platzierte TVS> Diode auch nicht möglich.
Das hast du sicher mal ausprobiert. Denn so eine TVS-Diode ist nun alles
andere als ein Spannungskonstanter.
Oder andersrum: welcher Mosfet an welcher TVS ist das denn?
Tester schrieb:> Schaut nach Überspannung aus.
Sollte bei DS-Überspannung nicht der Avalance-Effekt einsetzen, und die
Spannung wieder runterbringen?
Oder ist das genau das Fehlerbild, weil das nicht gleichmäßig über dem
Die passiert, und so zu Hot-Spots führt?.
Lothar M. schrieb:> Das hast du sicher mal ausprobiert. Denn so eine TVS-Diode ist nun alles> andere als ein Spannungskonstanter.>> Oder andersrum: welcher Mosfet an welcher TVS ist das denn?
IPD70R360P7 geschützt durch SMF15A
Tester schrieb:> Schaut nach Überspannung aus.> Bei Überstrom ist das Die großflächig zerstört.
Ok danke und wieso bei beiden genau an derselben Stelle?
Decapper schrieb:> IPD70R360P7 geschützt durch SMF15A
Eigentlich OK
> Ok danke und wieso bei beiden genau an derselben Stelle?
Das scheint in diesem Fall der geometrische Schwachpunkt mit der
höchsten Feldstärke zu sein
Ingo Less schrieb:>> Ok danke und wieso bei beiden genau an derselben Stelle?> Das scheint in diesem Fall der geometrische Schwachpunkt mit der> höchsten Feldstärke zu sein
Habe mehrere Mosfet durch Abschalten einer Induktivität ohne Freilauf
zerstört und die Löcher waren alle zufällig über den Die verteilt und
kein einziges beim Gate
Decapper schrieb:> Habe mehrere Mosfet durch Abschalten einer Induktivität ohne Freilauf> zerstört und die Löcher waren alle zufällig über den Die verteilt und> kein einziges beim Gate
Erzeuge doch mal absichtlich Überspannung am Gate und schaue, ob sich
das Fehlerbild am Gate bzw. D-S reproduzieren lässt.
Max M. schrieb:> Decapper schrieb:>> IPD70R360P7 geschützt durch SMF15A>> 700V Fet + 15V TVS?
Die TVS schützt das Gate, nicht das Drain.
Ingo Less schrieb:> Decapper schrieb:>> Habe mehrere Mosfet durch Abschalten einer Induktivität ohne Freilauf>> zerstört und die Löcher waren alle zufällig über den Die verteilt und>> kein einziges beim Gate> Erzeuge doch mal absichtlich Überspannung am Gate und schaue, ob sich> das Fehlerbild am Gate bzw. D-S reproduzieren lässt.
Mit DC Überspannung gibt es einen Avalanche und das ganze Die schmilzt.
Kleine Löcher habe ich nur mit der Induktivität reproduzieren können.
Decapper schrieb:> Die TVS schützt das Gate, nicht das Drain.
Dann zeig die Schaltung bitte.
a. Am Gate eine TVS, wozu?
Der Gate Treiber kann nicht mehr als seine VCC rausgeben.
Ich vermute also Du hast da eine ganz wilde Schaltung die nur Du kennst.
b.
Eine 15V TVS für einen Fet der max 16V statisch am Gate darf, ist
Blödsinn.
Dein Problem ist also gelöst.
Das Gate wird ausserhalb der max. Ratings betrieben und die
Schutzbeschaltung dagegen ist falsch dimensioniert und wirkungslos.
Max M. schrieb:> Eine 15V TVS für einen Fet der max 16V statisch am Gate darf, ist> Blödsinn.>> Dein Problem ist also gelöst.> Das Gate wird ausserhalb der max. Ratings betrieben und die> Schutzbeschaltung dagegen ist falsch dimensioniert und wirkungslo
Also das Gate kann bis zu 30V, da der Treiber vermutlich mit mehr als
1Hz schalten wird, siehe Datenblatt. Somit sollten die max 24V der TVS
das Gate schützen.
Decapper schrieb:> Kleine Löcher habe ich nur mit der Induktivität reproduzieren können.
Wie dicht sitzt denn diese recht großzügig ausgelegte TVS zwischen G und
S? Wie sieht die Spannung zwischen G und S aus (mit Massefeder direkt an
den Pis gemessen)?
Decapper schrieb:> IPD70R360P7 geschützt durch SMF15A
Nein,
SMF15A geschützt durch den IPD70R360P7.
Der MOSFET enthält eine ESD-Schutzdiode für 16 V, die aber nicht näher
spezifiziert ist, also mutmaßlich, das wässrigstes Human-Body-Model, wo
gibt.
Welche Gate-Treiber-Spannung wird überhaupt angelegt. Ist der Treiber zu
schwach und gibt es Rückwirkungen über die Miller-Kapazität aufs Gate?
Messen!
Die TVS bricht bei 1 mA mit einer Spannung von >16,5 V durch. Bei
höheren Strömen mit noch höheren Spannungen.
Nimm eine SMF9.0A oder eine Z-Diode, die vernünftig spezifiziert ist.
Ingo Less schrieb:> Also das Gate kann bis zu 30V, da der Treiber vermutlich mit mehr als> 1Hz schalten wird, siehe Datenblatt.
Das ist genau so eine Schwurbel-Spec.
Wenn ein Hersteller Angaben im Datenblatt verschweigt, weiß er warum!
Lothar M. schrieb:> Decapper schrieb:>> Kleine Löcher habe ich nur mit der Induktivität reproduzieren können.> Wie dicht sitzt denn diese recht großzügig ausgelegte TVS zwischen G und> S? Wie sieht die Spannung zwischen G und S aus (mit Massefeder direkt an> den Pis gemessen)?
ca. 1.7mm, die Spannung kann ich erst nächste Woche messen.
Depeche Mode schrieb:> Welche Gate-Treiber-Spannung wird überhaupt angelegt.
16V, 4A Source, 6A Sink über 2.4 Ohm
Depeche Mode schrieb:> Die TVS bricht bei 1 mA mit einer Spannung von >16,5 V durch. Bei> höheren Strömen mit noch höheren Spannungen.
Das Gate ist für 30V >1Hz spezifiziert. Ist doch alles im grünen Bereich
Decapper schrieb:> Ist doch alles im grünen Bereich
Durchschläge zum Gate, ein DB was >16V maximum rating nur unter
bestimmten Bedingungen zulässt und fröhlich pfeifend weiterhin das Gate
malträtieren, ohne das es irgendwie den RDSon verbessern würde.
Ist ja alles gut.
Oh je ...
Und der Schaltplan ist auch weiterhn geheim.
Rate mal mit Rosenthal.
Wer hat noch nicht, wer will nochmal?
Depeche Mode schrieb:> Die TVS bricht bei 1 mA mit einer Spannung von >16,5 V durch. Bei> höheren Strömen mit noch höheren Spannungen.
Nicht doch.
Diese BRICHT nicht BEI best. Strömen AUF best. Spannungen ZUSAMMEN
- sondern LÄSST BEI best. Spannungen m.o.w. best. Ströme FLIESSEN.
Ursache Spannung, Wirkung Strom. (U⇒I, nicht umgekehrt. Daher auch
graph. Darstellungen (Koordinatensystem: U auf der X-Achse). Wobei
z.B. bei LEDs umgekehrt mehr Sinn ergibt, u.a. auch weil deren U_F-
Bereich weit schmäler, v.a. aber weil im Idealfall eine KSQ anliegt.)
Deine Beschreibung hingegen verwirrt: Diese lesende Anfänger könnten
am Ende glatt noch denken, da flösse immer (wesentlich) Strom durch,
anstatt eben - was wirklich zutrifft - erst ab Spannungen >= U_nenn.
(Und V_BR(eakdown), ein Wert einige Prozent über U_nenn, wird eben
z.B. bei 1mA (bei TVS Dioden recht geringer U_nenn evtl. auch 10mA)
gemessen ...
Bei <= U_nenn sperrt sie, es fließt nur ein sehr geringer LECKSTROM -
kennt man auch von anderensperrenden Halbleitern - sonst NICHTS.)
On Topic:
M. W. entstehen solche Probleme gerne durch zeitlichen Versatz und/
oder Impedanzunterschiede bei der Highside- und Lowside-Ansteuerung
(besonders bei sparsam dimensioniertem bis nicht vorhandenem Snubber
- aber je nach Layout und Ansteuerkonzept sogar davon unabhängig).
Im Gegensatz zu Gegentakt- Halb- und H-Brücken- Schaltungen hat man
bei 2T-Eintakt zwei Ts welche die Funktion eines einzelnen "teilen",
und eben im Idealfall exakt gleichzeitig ein- wie auch ausschalten.
Um zeitlichen Versatz und/oder Impedanzunterschiede (und damit diese
Problemursache) zu minimieren, kann man beide Ts - auch den der
Lowside - über einen Treibertrafo (+ identischer Schutzbeschaltung
an den Gates) ansteuern.
Dieser sollte auch nicht "sparsamst" dimensioniert werden, sondern
besser leicht das 2-4fache des nötigen Umladestroms liefern können,
um parallel zu GS und der dortigen Z- oder auch TVS-Diode auch noch
einen dynamisch sehr niederimpedanten Kerko setzen zu können.
Hat sowohl bei 2T- Sperr- als auch Flußwandlern funktioniert. Aber
ein Universalheilmittel ist das natürlich auch nicht, hier gibt es
noch sehr viele Unbekannte.
Wie so häufig wird dabei vernachlässigt, dass es um die gebondete
Zuleitung ein B-Feld und E-Feld gibt und auch der D-S-Kanal eine
Eigeninduktivität besitzt. Somit eine Folge von dynamischen Effekten.
Max M. schrieb:> Und der Schaltplan ist auch weiterhn geheim.
Wie halt auch das Layout und sonst alles Relevante.
> Rate mal mit Rosenthal. Wer hat noch nicht, wer will nochmal?
Mußte kurz grinsen (danke dafür), verging mir aber gleich wieder:
Decapper schrieb:> 4A Source, 6A Sink
Ja, das ist vielleicht der erlaubte Strom der Treiber. ;-)
> über 2.4 Ohm
Laut Datenblatt
[extra in der Spice LIB verifiziert - weil dieser Wert mir selbst
einigermaßen hoch schien und zusätzlich im Datenblatt später auch
noch von R_g=5,3 Ohm die Rede war (obwohl jedoch jener Wert laut
Bezeichnungsschema im DaBla nämlich "R_gd" hätte heißen müssen)
- und nun, nach getaner Arbeit, Verwechslungen ausgeschlossen:]
"Internal Gate Resistance R_g = 30 Ohm". Weswegen eben auch mit
> 16V
durch insgesamt 32,4 Ohm nur knapp 2A Spitzenstrom gingen.
Wobei ja die Schaltfrequenz (und damit die Info, welche ungefähren
Schaltzeiten/Flankensteilheiten überhaupt_sinnvoll wären) hier
nicht mitgenannt wurde...
Anscheinend hast Du also weder das Datenblatt sauber gecheckt und/
oder nicht verstanden, noch jemals V_GS (vs. V_DS) oszillografiert.
Und DU willst WIRKLICH noch irgendwelche Infos zurückhalten, durch
die man Dir vernünftig_helfen_könnte ...???
*_WARUM?_*
H. H. schrieb:> AN910 von Vishay/Siliconix.
Danke. Die hatte ich auch schon im Auge. Über 15 Fet mit ESD malträtiert
bis entweder GS oder DS schon mit dem Multimeter messbar beschädigt war
und anschließend unter Spannung schalten lassen. Alle gingen kaputt, nur
leider nicht am Gate wie die beiden Originalen..
six feet under schrieb:> Wobei ja die Schaltfrequenz (und damit die Info, welche ungefähren> Schaltzeiten/Flankensteilheiten überhaupt_sinnvoll wären) hier> nicht mitgenannt wurde...
500kHz
six feet under schrieb:> Anscheinend hast Du also weder das Datenblatt sauber gecheckt und/> oder nicht verstanden, noch jemals V_GS (vs. V_DS) oszillografiert.
Es ist nicht meine Schaltung, ich habe nur die Mosfet untersucht und
dabei ist mir aufgefallen, dass beide mit dem gleichen Fehlerbild
zerstört wurden.
Die Schaltung war auch schon einige Monate im Dauereinsatz, also ein
offensichtlicher Design oder Layout Fehler ist es nicht..
Natürlich werde ich mir nächste Woche die Spannungen ansehen, aber diese
Woche läuft der Converter nicht mehr, deshalb habe ich mit dem FET
angefangen.
Ich habe mich eigentlich noch nie auf den produktionstechnischen Gate
Widerstand verlassen, da man ja nicht mal weiß, liegt der vor oder nach
der Überspannungsschutzdiode.
Schau dir nochmal mal die Daten deiner Diode an. Maximal Clamping
Voltage wären 24,4V. Wenn du die beibehalten willst würde ich das so
machen.
Erstmal eien Begrenzungswiderstand vor die Diode und dann einen weiteren
Widerstand für die interne Diode.
six feet under schrieb:> Anscheinend hast Du also weder das Datenblatt sauber gecheckt und/> oder nicht verstanden, noch jemals V_GS (vs. V_DS) oszillografiert.
Drain Source 500V mit einem Überschwingen auf 520V, Gate Source 14V mit
einem Überschwingen auf 18V. Alles noch weit im Rahmen von dem
Datenblatt
MOSFET1.JPG
(240 KB)
MOSFET2.JPG
(230 KB)
