Forum: FPGA, VHDL & Co. Libero SmartDesign: Instanz wird rausgeschmissen


von Markus (Gast)


Lesenswert?

Hallo,

ich versuche ein Design mit einem Empfänger und 2 Instanzen des gleichen 
Senders an einem Signal zu designen. Die Ports sind als INOUT definiert.
Der Sender treibt nur bei enable.
Leider wird beim synthetisieren eine Senderinstanz rausgeworfen, weil 
die angeblich nichts treibt.

Woran könnte das liegen?

Vielen Dank,
Markus

von Markus F. (mfro)


Lesenswert?

Markus schrieb:
> Woran könnte das liegen?

Höchstwahrscheinlich daran, dass die Senderinstanz nichts treibt.

Ohne Code wird man dir nicht viel weiterhelfen können.

von Markus (Gast)


Lesenswert?

Markus F. schrieb:
>> Woran könnte das liegen?
>
> Höchstwahrscheinlich daran, dass die Senderinstanz nichts treibt.

Stimmt. Problem ist gelöst.
Ich hatte vermutet, daß irgendeine portspezifische Einstellung im 
SmartDesign schuld ist, aber es war wirklich nur ein fehlendes enable 
Signal.

Markus

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.