Forum: FPGA, VHDL & Co. Libero SmartDesign: Instanz wird rausgeschmissen


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Libero SmartDesign: Instanz wird rausgeschmissen
von Markus (Gast)

Lesenswert?
• ▲
▼ 
Hallo,

ich versuche ein Design mit einem Empfänger und 2 Instanzen des gleichen 
Senders an einem Signal zu designen. Die Ports sind als INOUT definiert.
Der Sender treibt nur bei enable.
Leider wird beim synthetisieren eine Senderinstanz rausgeworfen, weil 
die angeblich nichts treibt.

Woran könnte das liegen?

Vielen Dank,
Markus

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Libero SmartDesign: Instanz wird rausgeschmissen
von Markus F. (mfro)

Lesenswert?
• ▲
▼ 
Markus schrieb:
> Woran könnte das liegen?

Höchstwahrscheinlich daran, dass die Senderinstanz nichts treibt.

Ohne Code wird man dir nicht viel weiterhelfen können.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Libero SmartDesign: Instanz wird rausgeschmissen
von Markus (Gast)

Lesenswert?
• ▲
▼ 
Markus F. schrieb:
>> Woran könnte das liegen?
>
> Höchstwahrscheinlich daran, dass die Senderinstanz nichts treibt.

Stimmt. Problem ist gelöst.
Ich hatte vermutet, daß irgendeine portspezifische Einstellung im 
SmartDesign schuld ist, aber es war wirklich nur ein fehlendes enable 
Signal.

Markus

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen



Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.