Gast
#7223326
Hallo, ich will auf einem Arty-A7-100 Board den DDR3-Speicher an mein Userdesign anbinden. Dazu habe ich mit dem MiG7 einen DDR3-Controller mit den Boardspecs von Digilent erzeugt. Das Interface zu meinem User-Design ist AXI4 (32bit). Da mein Design mit max. 50MHz läuft und das Userside-Interface des DDR3-Controllers (nach meinem Verständnis) mit 83Mhz, habe ich einen axi_clock_converter-IP dazwischen gehängt und für asynchrone clocks konfguriert. Blockdesign siehe Anhang. Der DDR3-Controller lässt sich aber nicht ansprechen. Eine Analyse mit einem ILA ergab, dass auf der Userdesign-Seite des Clock-Converters z.B. das write-Request auf dem AXI-Bus aus meinem Design ankommt, aber nicht auf die andere Seite weitergeleitet wird. Auf der DDR-Controller-Seite des Clock-Converters herrscht völliges Schweigen. AR_READY und AW_READY sind dauerhaft 1, alles andere ist 0. Mit einem zweiten ILA habe ich das Locked-Bit der Controller-internene MMCM nachgemessen, ebenso alle Reset-Signale, und das ist alles in Ordung. Die MMCM ist gelocked (daraus schließe ich, dass der UI-Clock des Controllers läuft), es hängt nichts dauerhaft im Reset und die Kalibrierung des DDR ist auch abgeschlossen. Soweit ich das verstehe, muss das Problem beim AXI-Clock-Converter liegen. Der gibt nichts von der User- und die DDR-Clockdomain weiter. Die Dokumenation zu dem Teil besteht aus ein paar Zeilen in irgeneinem Product Guide. Hat jemand eine Idee, was hier schiefläuft?
Angehängte Dateien:
-
arty_ddr3.png
(110 KB)
