Announcement: there is an English version of this forum on Meine Schaltung mit 2 MAX2841 ist darauf angewiesen, dass die Phase über einen langen Zeitraum zueinander stabil bleibt. Die beiden haben die gleiche 50MHz Referenzclock, welche durch einen Clock Divider aufgeteilt wird. Nach meinem Verständnis sollte die Phase der Ausgänge doch dann stabil bleiben. Dem scheint allerdings nicht so zu sein. Die Phase bleibt nicht gleich wenn ich die Spannungsversorgung einmal ausschaltte und wieder einschalte. Die haben ja prinzipiell einen Sync Eingang. Dabei ist mir jedoch ein Rätsel, wie man sicherstellen soll wann der Sync Puls kommt. Im Datenblatte steht dazu: "The MUX sync pulse rising edge cannot occur inside setup/hold time window around the reference signal rising edge." Das heißt, dass man ja eine extra Logk braucht, die das sicherstellt. Ich würde die gerne immer in gleicher Phase zueinander betreiben. Hat da jemand Hinweise für mich?
Gustav G. schrieb: > Hat da jemand Hinweise für mich? Mein Hinweis lautet dass du (aus dem Zusammenhang entnehmend) von einem Synthesizer sprichst, aber der MAX2841 (den du nennst) einen "5GHz Linear Power Amplifier" darstellt. Also vielleicht erst mal klarstellen was du wirklich meinst.
hf werker schrieb: > Gustav G. schrieb: >> Hat da jemand Hinweise für mich? > > Mein Hinweis lautet dass du (aus dem Zusammenhang entnehmend) > von einem Synthesizer sprichst, aber der MAX2841 (den du nennst) > einen "5GHz Linear Power Amplifier" darstellt. > > Also vielleicht erst mal klarstellen was du wirklich meinst. Tut mir leid das war ein Tippfehler ohne zu lesen. Ich meine den MAX2871.
Gustav G. schrieb: > Nach meinem Verständnis sollte die Phase der Ausgänge doch dann > stabil bleiben. Dem scheint allerdings nicht so zu sein. Die Phase > bleibt nicht gleich wenn ich die Spannungsversorgung einmal ausschaltte > und wieder einschalte. Ohne den Chip zu kennen: Wenn Teiler im Spiel sind, haben die natürlich innere Zustände, und die können sich in beiden Exemplaren nach jedem Einschalten unterscheiden, z.B. dadurch, dass einer der beiden etwas eher einrastet, als der andere. Zu der Sync-Funktion kann ich nichts sagen, dazu müsste ich erst das Datenblatt studieren. Kann ich heute Abend vielleicht mal machen.
Mario H. schrieb: > Ohne den Chip zu kennen: Wenn Teiler im Spiel sind, haben die natürlich > innere Zustände, und die können sich in beiden Exemplaren nach jedem > Einschalten unterscheiden, z.B. dadurch, dass einer der beiden etwas > eher einrastet, als der andere. Das würde ja heißen, dass es nicht möglich ist zwei physisch getrennte Chips zu benutzen, die mit einer Referenzclock betrieben werden wenn sich die Phase zueinander nicht stabil verhält. Das mit den Zählern macht natürlich Sinn.
Gustav G. schrieb: > Die Phase > bleibt nicht gleich wenn ich die Spannungsversorgung einmal ausschaltte > und wieder einschalte. Ja, denn du musst ja den Synthesizer neu initialisieren und auf deine Wunschfrequenz setzen. Da es sich um einen Fraktional- Synthesizer handelt findet er nach jedem Setzen einer Frequenz eine neue Phasenstellung. Sogar dann wenn du den Synthesizer nur mal kurz auf eine andere Frequenz setzt und dann zurück. Dieses Verhalten bekommt man auch bei einem kommerziellen, hochklassigen Messender. Phasen-Wiederholtreue wird im Allgemeinen nicht garantiert. Oder: alles was im Datenblatt nicht festgeschrieben ist wird auch nicht garantiert geleistet. Kann vielleicht sein dass man bei reinen Integer-Teilerfaktoren immer die gleiche Phase bekommt. Ob das Synchronisieren zweier Bausteine funktioniert wage ich nicht zu sagen da es schwer zu beurteilen ist in wieweit der Sync-Eingang bis auf den Phasendetektor einwirken kann. Eigentlich müsste ja der Fraktional-Modulator geeignet aufsynchronisiert werden. Ob das gemacht wird? Mehr Fragen als Antworten....
Am Titel hätte ich noch was zu kritisieren: dort schreibst du Phasendrift, redest aber in deinem Text von unterschiedlichen Phasen nach dem jeweiligen Einschalten. Das wiederum hat mit Drift allerdings nicht im Geringsten etwas zu tun. Drift ist ein kontinuierliches Abweichen vom Sollwert.
Gustav G. schrieb: > werden wenn sich die Phase zueinander nicht stabil verhält Die Phase bleibt ja zueinander stabil, nur steht sie nach jedem Setzen eben anders.
hf werker schrieb: > Die Phase bleibt ja zueinander stabil, nur steht sie nach > jedem Setzen eben anders. Vielleicht sage ich mal worum es hier eigentlich geht. Ich habe mir eine modifizierte Version des LibreVNA aufgebaut. Der hat ja einen MAX2871 aber eben 2 davon. Einmal für den Transmitter uns einmal für die erste LO Frequenz. Das sind ja erstmal zwei getrennte Einheiten, die nur die gemeinsame Referenzfrequenz haben. Wenn ich nun eine Messung mache und die Messung nach ein paar Minuten widerhole, ohne etwas anzufassen dann gibt es eine Phasenverschiebung im S11 Signal zwischen der ersten und der zweiten Messung, was im Grunde nicht sein dürfte. So wie ich das sehe werden die beiden MAX2871 nirgendwo explizit synchronisiert und das würde ich gerne machen.
Gustav G. schrieb: > So wie ich das sehe werden die beiden MAX2871 nirgendwo explizit > synchronisiert und das würde ich gerne machen. Wie gesagt, ich kenne den MAX2871 nicht, und habe meine Nase nie ins Datenblatt gesteckt. Die Konkurrenz von Analog Devices hat jedenfalls im ADF4350/ADF4351 und anderen ähnlichen Chips Vorkehrungen, um bei jedem Neuprogrammieren dieselbe Phasenbeziehung zum Clock-Signal sicherzustellen, ohne dass es dafür eines externen Sync-Signals bedarf. Findet man im Datenblatt im Abschnitt "Phasae Resync". Die Funktion muss man aktivieren, wenn man die Chips für einen VNA verwenden will. Anders geht es nicht, die Teiler und auch der Sigma-Delta-Modulator im Fraktional-Modus haben nun einmal innere Zustände.
Gustav G. schrieb: > So wie ich das sehe werden die beiden MAX2871 nirgendwo explizit > synchronisiert und das würde ich gerne machen. Das wird dir so einfach nicht gelingen. Der MAX2871 hat von haus aus keine Direkte Synchronisationsmöglichkeit Im Datasheet steht dazu:
1 | Output Phase Reset and Adjustment Allow |
2 | Synchronization of Multiple Synthesizers |
Was so viel bedeutet das der µC die Phase nachregeln muss bis sie Stimmt. Bzw Resynchronisieren und das bei allen MAX2871. Auf seite 27 https://datasheets.maximintegrated.com/en/ds/MAX2871.pdf wird dies in einer Applikation beschrieben. Hast du da den Punkt:
1 | This feature works in the frequency range of 187.5MHz to |
2 | 6000 MHz and in Fractional-N mode ONLY. |
Beachtet?
:
Bearbeitet durch User
Gustav G. schrieb: > Wenn ich nun eine Messung mache und die Messung nach ein paar Minuten > widerhole, ohne etwas anzufassen dann gibt es eine Phasenverschiebung im > S11 Signal zwischen der ersten und der zweiten Messung, was im Grunde > nicht sein dürfte. Das wird auch nicht so sein. Der/die Drift wird in deinen analogen HF-Kanälen passieren, nicht aber in den PLLs. Die liegen phasenstarr zueinander solange sie gelockt sind. "Solange sie gelockt sind" bedeuted auch dass eine Um- programmierung die Phase verändern wird. Was bei dir "zwischen der ersten und der zweiten Messung" bedeuted müsstest du daher erst mal klarstellen.
Gustav G. schrieb: > und das würde ich gerne machen. .... und das wird dir nicht gelingen da man das bei Fraktional- PLLs nicht schafft. Aus meiner eigenen Erfahrung weiss ich dass man bei manchen DDS-Bausteinen die Synchronisation reproduzierbar setzen kann, bei Fraktional-PLLs ist mir das nicht bekannt. Die einzige Chance bestünde darin beide PLLs genau zum gleichen Zeitpunkt parallel zu setzen, aber da naturgemäss Sender und LO unterschiedliche Frequenzen haben müssen geht das nicht.
Gustav G. schrieb: > Wenn ich nun eine Messung mache und die Messung nach ein paar Minuten > widerhole, ohne etwas anzufassen dann gibt es eine Phasenverschiebung im > S11 Signal zwischen der ersten und der zweiten Messung, was im Grunde > nicht sein dürfte. Ich wundere mich etwas über die Systemarchitektur deines VNA. S11 ist das Verhältnis aus rücklaufender und hinlaufender Welle, wo kommt da ein Phasenversatz hinein durch die Oszillatoren? Sowohl der RF-Oszillator als auch der LO sollten doch für hin- und rücklaufende Welle gleichermassen genutzt werden und ein Phasenoffset fällt heraus?
KNX-Nutzer schrieb: > S11 ist das Verhältnis aus rücklaufender und hinlaufender Welle, wo > kommt da ein Phasenversatz hinein durch die Oszillatoren? Sowohl der > RF-Oszillator als auch der LO sollten doch für hin- und rücklaufende > Welle gleichermassen genutzt werden und ein Phasenoffset fällt heraus? Wie bereits von mehreren Diskutanten festgestellt wurde, hat das Ausgangssignal des Synthesizers bei einer Neuprogrammierung eine unvorhersehbare Phasenlage zum Clock-Signal, sofern nicht dezidiert Maßnahmen ergriffen werden. Daher unterscheidet sich die Phase zwischen verschiedenen Sweeps, was für einen VNA unbrauchbar ist. Und ein Phasenoffset zwischen LO und TX-Signal fällt nicht heraus. Und wie bereits in Beitrag "Re: MAX2871 Phasendrift" erwähnt, haben zumindest einige (alle?) der integrierten Synthesizer von ADI für eine reproduzierbare Phasenlage Möglichkeiten an Bord, und sie werden auch erfolgreich in low-cost VNA-Projekten eingesetzt, wie z.B. dem nanoVNA.
:
Bearbeitet durch User
Mario H. schrieb: > Daher unterscheidet sich die Phase zwischen > verschiedenen Sweeps, was für einen VNA unbrauchbar ist. Den Teil verstehe ich eben nicht: misst man nicht für jeden Frequenzpunkt jedes Sweeps ohnehin die hin. und rücklaufende Welle erneut? So kenne ich die VNA-Konzepte aus der HF-Messtechnik-Vorlesung, die hatten aber 4 Sampler um alle Wellengrößen gleichzeitig zu messen.
KNX-Nutzer schrieb: > Den Teil verstehe ich eben nicht: misst man nicht für jeden > Frequenzpunkt jedes Sweeps ohnehin die hin. und rücklaufende Welle > erneut? Stimmt, dabei fällt die Phase heraus. Sorry, Knoten im Hirn...
Mario H. schrieb: > KNX-Nutzer schrieb: > >> Den Teil verstehe ich eben nicht: misst man nicht für jeden >> Frequenzpunkt jedes Sweeps ohnehin die hin. und rücklaufende Welle >> erneut? > > Stimmt, dabei fällt die Phase heraus. Sorry, Knoten im Hirn... Demnach sollte der phasenversatz doch völlig egal sein, solange er für jeden frequenzpunkt stabil bleibt, was durch einen lock garantiert wird. Wenn er beide Synthesizer einstellt haben die für jeden Register schreibvorgang danach eine beliebige Phase zueinander. Ist aber egal denn es wird ja reflektierte pro einfallende Welle berechnet. Wie sich das bezüglich der Kalibrierung verhält kann ich nicht sagen. Die könnte schon problematisch werden, wenn die Phasenlage zwischen Kalibrierung und Messung nicht mehr stimmt oder habe ich da jetzt ein Knoten im Hirn?
Nils B. schrieb: > Wie sich das bezüglich der Kalibrierung verhält kann ich nicht sagen. > Die könnte schon problematisch werden, wenn die Phasenlage zwischen > Kalibrierung und Messung nicht mehr stimmt oder habe ich da jetzt ein > Knoten im Hirn? Die Kalibrierung findet auf der Ebene gemessener S-Parameter statt, und nicht der Wellengrößen. Daher sollte das für die Kalibrierung nicht problematisch sein. Was dann allerdings nicht mehr geht, ist das direkte Anzeigen der komplexen Wellengrößen der hin- und rücklaufenden Welle. Zumindest professionelle Labor-VNAs können das. Insofern ist es nicht verkehrt, für reproduzierbare Phasenlagen der Synthesizer zu sorgen.
Mario H. schrieb: > KNX-Nutzer schrieb: >> Den Teil verstehe ich eben nicht: misst man nicht für jeden >> Frequenzpunkt jedes Sweeps ohnehin die hin. und rücklaufende Welle >> erneut? > > Stimmt, dabei fällt die Phase heraus. Sorry, Knoten im Hirn... Nach den Posts oben geht es um einen modifizierten LibreVNA-Aufbau. Bei dem frage ich mich, ob überhaupt die hinlaufende Welle gemessen wird? Ich sehe da nur zwei Sampler an Port 1 und 2, also KEINE fortlaufende Messung der hinlaufenden Welle? Dann würde ein Phasensprung der Quelle nach der Kalibrierung tatsächlich die genannten Problem erzeugen? https://saure.org/cq-nrw/2021/05/12/librevna-100khz-to-6ghz-vna-von-jan-kaeberich/
Angehängte Dateien:
-
librevna_bsb.png
42 KB
Simulant schrieb: > Ich sehe da nur zwei Sampler an Port 1 und 2, also KEINE fortlaufende > Messung der hinlaufenden Welle? Da habe ich Unsinn geschrieben, der dritte Sampler ist vorhanden.
Simulant schrieb: > Da habe ich Unsinn geschrieben, der dritte Sampler ist vorhanden. Nach etwas nachdenken bin ich mir nun gar nicht mehr sicher, ob mein Problem überhaupt darauf zurückzuführen ist, dass die MAX2871 Synthesizer nicht mehr in Phase sind. Nils B. schrieb: > Demnach sollte der phasenversatz doch völlig egal sein, solange er für > jeden frequenzpunkt stabil bleibt, was durch einen lock garantiert wird. > Wenn er beide Synthesizer einstellt haben die für jeden Register > schreibvorgang danach eine beliebige Phase zueinander. Ist aber egal > denn es wird ja reflektierte pro einfallende Welle berechnet. Demnach ist es bei mir ebenfalls egal, denn Pro Frequenzpunkt werden beide LO/TX Synthesizer jeweils neu beschrieben, was zu einer nicht widerholbaren Phasenlage zueinander führt wie oben bereits erwähnt. Solange die eben für jeden Punkt gelockt sind wird ja die Phasenbeziehung von Einfallend/Reflektierend gemessen und die bleibt gleich (Da Systemabhängig), oder verstehe ich hier etwas nicht? Die Fehlersuche muss also weitergehen. Eventuell ist die Widerholgenauigkeit der Ausgangsfrequenz doch nicht so genau, was ich bei einer PLL für nicht so wahrscheinlich halte. Dafür ist die ja immerhin da. Was ist momentan allerdings noch nicht mache ist die VCO Lookup Tabelle zu bilden und das alles der Autoselect state machine zu überlassen. Außerdem habe ich mangels verfügbarkeit den Attenuator für den TX Ausgang ersetzt durch einen PE43712B. Wie die Widerholgenauigkeit bei dem ist kann ich nicht sagen. Widerholte Messungen über die Zeit zeigten jedenfalls eine leichte Verschiebung von S11 nach oben oder unten auf der y-Achse (dB).
Gustav G. schrieb: > Vielleicht sage ich mal worum es hier eigentlich geht. Ich habe mir eine > modifizierte Version des LibreVNA aufgebaut. In dem Fall würde mich schon sehr interessieren, was du modifiziert hast. Nur um nochmal die bisherigen Posts zu bestätigen: Die Phasenlage der beiden PLLs relativ zueinander wechselt natürlich bei jedem Messpunkt und wird durch den Referenzkanal herausgerechnet. > Außerdem habe ich mangels verfügbarkeit den Attenuator für den TX > Ausgang ersetzt durch einen PE43712B. Der beeinflusst alle Empfangskanäle gleichermaßen und sollte damit keine Rolle spielen (solange kein Eingang übersteuert wird). > Widerholte Messungen über die Zeit zeigten jedenfalls eine leichte > Verschiebung von S11 nach oben oder unten auf der y-Achse (dB). Um welche Größenordnung geht es da? Was für Einstellungen benutzt du für den Sweep? (Power level, IF bandwidth,...) Sofern das überhaupt noch vergleichbar ist, ich kenne ja deine Modifikationen nicht. Eventuell Temperaturdrift?
Gustav G. schrieb: > Was ist momentan allerdings noch nicht mache ist die VCO Lookup Tabelle > zu bilden und das alles der Autoselect state machine zu überlassen. Ich habe mal gehört (weiss nicht mehr wo), dass die Ausgangsimpedanz/Amplitude des PLL IC je nach selektiertem VCO Band leicht variieren kann. Wenn die Autoselect Routine je nach Temperatur und Laune zu einer unterschiedlichen Wahl kommt könnte das zu nicht-deterministischen Abweichungen führen...
Angehängte Dateien:
-
adf4351-output-stage.png
20 KB
GHz N. schrieb: > Ich habe mal gehört (weiss nicht mehr wo), dass die > Ausgangsimpedanz/Amplitude des PLL IC je nach selektiertem VCO Band > leicht variieren kann. Beim ADF4351 und ähnlichen Chips von Analog sind die Open-Collector-Ausgänge gepuffert, da würde ich ein solches Verhalten nicht erwarten. Siehe das Bild im Anhang; der Ausgangspegel lässt sich durch Programmieren der Stromquelle grob einstellen. Der Ausgang ist auch gut rechteckig, und ich habe Oberwellen bis in den zweistelligen GHz-Bereich gemessen. Leider habe ich seinerzeit anscheinend kein Bild zu der Messung gespeichert. Beim MAX2871 bin ich mir nicht sicher, im Blockdiagramm sieht man jedenfalls auch Pufferverstärker.
Mario H. schrieb: > sind die > Open-Collector-Ausgänge gepuffert, da würde ich ein solches Verhalten > nicht erwarten. Ich bin nicht sicher wieviel an der Sache dran ist. Ich gebe dir auch recht, dass zwischen VCO und Ausgang (besonders wenn noch die Teilerkette involviert ist) einige Stufen Isolation dazwischen sind. Allerdings bietet ein einfacher Transistor-Buffer bei 3-6 GHz auch keine perfekte Isolation. Zudem kann es auch sein, dass andere Eigenschaften wie Symmetrie, Verzerrung und Amplitude betroffen sind. Wenn dann die Mischer des VNA allenfalls mit etwas niedriger oder ungleicher LO Leistung getrieben werden, kann dies durchaus zu kleinen Phasenunterschieden führen. Jedenfalls würde ich sagen, dass die Implementierung der VCO Band Lookup Tabelle nicht nur wegen gesparten Lock Zeit sinnvoll ist. Was wir aber nicht wissen, ist wie gross die beobachteten Effekte sind und bei welcher Frequenz. wenn es sich um 30° und mehr bei 200 MHz handelt, sind andere Ursachen wahrscheinlicher.
Ein Bild von S11 der Kalibrierung und S11 der abweichenden messung wäre mal schön in Amplitude und Phase. Manche dieser PLL Synth sind Biester. Da setzt du eine bitkombination falsch und in falscher Reihenfolge da verhalten die sich komisch je nach Mondphase und wer im Nachbarzimmer hustet. Kann natürlich auch Verstärkern bis zum Lokaloszillator liegen. Eventuell driftet da etwas mit der Temperatur. Wir wissen es nicht. Ob es wirklich die lookup table ist kann ich auch nicht sagen. Vielleicht hat Jan da Erfahrungen. Wenn die autoselect Funktion nach ein paar Minuten seit der letzten Kalibrierung etwas anders macht ist das schon nicht ausgeschlossen. Wenn ich mir das librevna Blockschaltbild ansehe kann ich noch vermuten, dass der MAX Baustein für den LO mit der Temperatur driftet und dann würde sich die Leistung ändern. Solange das für beide Ausgänge gleich ist macht das nicht aber wenn die beiden Ausgänge unterschiedlich driften wäre das schlecht.
Gustav G. schrieb: > So wie ich das sehe werden die beiden MAX2871 nirgendwo explizit > synchronisiert und das würde ich gerne machen. Und wie bitte? Immerhin besteht das Prinzip bei den meisten derartigen Geräten darin, da man einen Generator auf die Testfrequenz stellt und en anderen auf eine Frequenz daneben, so daß sich eine niedrige und gut verarbeitbare ZF ergibt. Was willst du da synchronisieren? Etwa 2 verschiedene Frequenzen? W.S.
Interessanter Thread... Ich versuche auch gerade einen Weg zu finden einen alten aus obsoleten Oszillator in einem Gerät durch etwas 1:1 Stecker kompatibles zu ersetzen. Dazu benötige ich zwei Pfade der gleichen Frequenz wobei der eine gelegentlich zugeschaltet werden kann oder muss. Was Phasenrauschen und andere Parameter angeht ist der Si5340 interessant. Da dort jeder Ausgang auch einen output-enable pin hat, wäre der schaltbare 2. Pfad problemlos machbar, ohne Anpassungen, Pin-Dioden zur Umschaltung u.s.w. Aber die beiden dann separat generierten Ausgangssignale sollen ja wie eines aussehen, also Phasentreu sein. Und da überlege ich, ob der in Kapitel 5.5 des Datenblatts genannte Zero-Delay Mode unsere beider Lösung sein könnte? https://www.skyworksinc.com/-/media/Skyworks/SL/documents/public/reference-manuals/Si5341-40-D-RM.pdf Zitat: A zero delay mode is available for applications that require fixed and consistent minimum delay between the selected input and outputs. The zero delay mode is configured by opening the internal feedback loop through software configuration and closing the loop externally. This helps to cancel out the internal delay introduced by the dividers, the crosspoint, the input, and the output drivers. Any one of the outputs can be fed back to the FB_IN pins, although using the output driver that achieves the shortest trace length will help to minimize the input-to-output delay. Der angedeutete Delay könnte eventuell durch eine angepasste Leiterbahnführung ausgeglichen werden. Allerdings habe ich noch nicht herausgefunden, ob man die für die Programmierung nötige "Clock Generator Pro" Software einfach so bekommt und ob man die Chips nur mit dem 499USD teuren Adapter programmieren kann oder auch mit anderen I2C USB Interfaces. Sonst müsste ja zusätzlich ein kleiner uC auf das Board. Das wäre nicht tragisch, aber Schade, weil der Si5340 alles an Inputs und Outputs hat, was die originale Platine erwartet.
Angehängte Dateien:
-
max2871.png
420 KB
Ich habe jetzt mal eine Tabelle für die VCO Frequenz erstellt und setze die Registerwerte entsprechend. Das hat leider keinen Erfolg gebracht. Die Lockzeit verkürzt sich zwar aber der Drift ist immer noch da. Im Anhang gibt es mal einen Vergleich. Einmal S11 beim kalibrieren und dann noch S11 nach ca 5 Minuten. Dort ist beidesmal ein Match angeschlossen. und wurde in der Zwischenzeit nicht angefasst.
Gustav G. schrieb: > Ich habe jetzt mal eine Tabelle für die VCO Frequenz erstellt und > setze > die Registerwerte entsprechend. Das hat leider keinen Erfolg gebracht. > Die Lockzeit verkürzt sich zwar aber der Drift ist immer noch da. > > Im Anhang gibt es mal einen Vergleich. Einmal S11 beim kalibrieren und > dann noch S11 nach ca 5 Minuten. Dort ist beidesmal ein Match > angeschlossen. und wurde in der Zwischenzeit nicht angefasst. Hast du mal die Chiptemperatur der PLLs gemessen? Sind die speziell gekühlt? Für einen VNA sieht das unbrauchbar aus. Wie verhält sich der Temperaturdrift beim ursprünglichen Librevna? Eventuell könnte es helfen wirklich mal die chiptemperatur zu messen und einen Kühlkörper aufkleben. Ist die Referenz auch stabil genug gegenüber der Temperatur. Da kann man beliebigen Aufwand treiben bis hin zu geregelten Peltier Elementen.
Angehängte Dateien:
-
LibreVNA_Drift.png
8,8 KB
Nils B. schrieb: > Wie verhält sich der > Temperaturdrift beim ursprünglichen Librevna? Siehe Anhang. Das Setup ist das Gleiche wie bei Gustav, ein Match an Port 1 und dann jeweils S11 beim Einschalten und nach 5 Minuten gemessen (ohne aktive Kalibrierung). Etwas Drift ist erkennbar (besonders bei ca. 4.8GHz), aber nicht vergleichbar mit den Problemen hier im Thread. Ich bleibe dabei: Solange nicht verraten wird, was am LibreVNA modifiziert wurde, bleibt das hier eher ein Ratespiel.
Jan K. schrieb: > Ich bleibe dabei: Solange nicht verraten wird, was am LibreVNA > modifiziert wurde, bleibt das hier eher ein Ratespiel. Ich hatte ja oben erwähnt, dass ich den Attenuator ersetzt habe. Der sollte aber unkritisch sein, denn der verändert das Ausgangssignal und das wird ja mitgemessen, rechnet also heraus. Zusätzlich habe ich die Referenzclock geändert auf einen ECS-TXO-5032-270-TR. Die ursprüngliche Version war nicht zu bekommen. Außerdem habe ich die Skyworks Clockgeneratoren weggelassen und der ECS-TXO-5032-270-TR versorgt nun über einen Clockdivider direkt die Maxim Bausteine. Das hatte ich als unkritisch erachtet, da man die Frequenz auch direkt im MAX2871 erzeugen kann.
Jan K. schrieb: > Etwas Drift ist erkennbar (besonders bei ca. > 4.8GHz), aber nicht vergleichbar mit den Problemen hier im Thread. Auch die Absolutwerte sehen deutlich besser (sinnvoller) aus.
Ok, immerhin wissen wir nun, welche Bauteile geändert wurden. Wie sieht es denn mit dem Layout, PCB-Hersteller, Lagenaufbau und Kühlung etc. aus? Wurde das alles 1:1 vom LibreVNA übernommen?
GHz N. schrieb: > Ok, immerhin wissen wir nun, welche Bauteile geändert wurden. > > Wie sieht es denn mit dem Layout, PCB-Hersteller, Lagenaufbau und > Kühlung etc. aus? Wurde das alles 1:1 vom LibreVNA übernommen? Der Lagenaufbau wurde geändert. Das ist nun ein RO4003 Material und die Leiterbahnen habe ich dadurch auch anpassen müssen. Ein Testboard mit 50 Ohm Leitung habe ich ebenfalls machen lassen und das zeigte gute Resultate. So wie ich das sehe hat der LibreVNA keine aktive Kühlung.
Gustav G. schrieb: > So wie ich das sehe hat der LibreVNA keine aktive Kühlung. Das nicht, aber wie es scheint ist das PCB in der Standardversion von ziemlich viel Aluminium umgeben... Das dürfte zumindest auf die Temperaturverteilung einen relevanten Einfluss haben
GHz N. schrieb: > Gustav G. schrieb: > >> So wie ich das sehe hat der LibreVNA keine aktive Kühlung. > > Das nicht, aber wie es scheint ist das PCB in der Standardversion von > ziemlich viel Aluminium umgeben... Das dürfte zumindest auf die > Temperaturverteilung einen relevanten Einfluss haben Ob ein Aluminiumgehäuse reicht um die Bauteile so gut thermisch zu koppeln wage ich zu bezweifeln.
Nils B. schrieb: > GHz N. schrieb: >> Gustav G. schrieb: >> >>> So wie ich das sehe hat der LibreVNA keine aktive Kühlung. >> >> Das nicht, aber wie es scheint ist das PCB in der Standardversion von >> ziemlich viel Aluminium umgeben... Das dürfte zumindest auf die >> Temperaturverteilung einen relevanten Einfluss haben > > Ob ein Aluminiumgehäuse reicht um die Bauteile so gut thermisch zu > koppeln wage ich zu bezweifeln. Wenn ich es richtig gesehen habe, ist es ja nicht ein einfaches Alugehäuse, sondern zwei massive Halbschalten mit gefrästen Taschen. Es besteht also ein recht enger Kontakt mit dem PCB. Insofern denke ich schon, dass es mindestens zur Abschwächung von Hotspots beiträgt. PS: Und HF-mässig ist eine solche Abschirmung ohnehin ein Muss, wenn man halbwegs brauchbare Isolationswerte erreichen möchte
:
Bearbeitet durch User
Angehängte Dateien:
-
Drift_ohne_Gehaeuse.png
14 KB
GHz N. schrieb: > Gustav G. schrieb: >> So wie ich das sehe hat der LibreVNA keine aktive Kühlung. > > Das nicht, aber wie es scheint ist das PCB in der Standardversion von > ziemlich viel Aluminium umgeben... Das dürfte zumindest auf die > Temperaturverteilung einen relevanten Einfluss haben Im Anhang nochmal der gleiche Test ohne Gehäuse. Das ist eine anderes Exemplar als beim letzten Test und auch ein etwas älteres Layout, die Absolutwerte sind deshalb auch deutlich anders. Der Temperaturdrift ist etwas höher (ohne Gehäuse erwärmen sich die Bauteile in den 5 Minuten mehr). Aber trotzdem bin ich der Meinung, dass hier noch andere Probleme vorliegen als das Gehäuse. Gustav G. schrieb: > Zusätzlich habe ich die Referenzclock geändert auf einen > ECS-TXO-5032-270-TR. Die ursprüngliche Version war nicht zu bekommen. > Außerdem habe ich die Skyworks Clockgeneratoren weggelassen und der > ECS-TXO-5032-270-TR versorgt nun über einen Clockdivider direkt die > Maxim Bausteine. Der Si5351C (Skywork Clockgenerator) macht ja noch mehr als nur die beiden MAX2871 zu versorgen. Unter anderem ist das der zweite LO und er versorgt auch den FPGA (der daraus dann das ADC Timing ableitet). So ganz ersatzlos kannst du den eigentlich nicht weggelassen haben.
Jan K. schrieb: > Der Si5351C (Skywork Clockgenerator) macht ja noch mehr als nur die > beiden MAX2871 zu versorgen. Unter anderem ist das der zweite LO und er > versorgt auch den FPGA (der daraus dann das ADC Timing ableitet). So > ganz ersatzlos kannst du den eigentlich nicht weggelassen haben. Der ADC ist in dem Design völlig losgelöst von den Clockgeneratoren und benutzt eine eigene Referenz. Der braucht ja nur die ADCs zu versorgen um aufzuzeichnen. Eine interessante Beobachtung habe ich gemacht: Wenn ich die Maxim Chips im Leerlauf auf der maximalen Frequenz laufen lasse dann driftet das deutlich weniger.
Gustav G. schrieb: > Der ADC ist in dem Design völlig losgelöst von den Clockgeneratoren und > benutzt eine eigene Referenz. Der braucht ja nur die ADCs zu versorgen > um aufzuzeichnen. Okay und was ist mit dem 2.LO? Oder hast du nur einen Mixer pro Empfänger? Und wie erzeugst du das Stimulussignal unterhalb von 23.5 MHz? Ich glaube so langsam wäre ein Schaltplan oder zumindest ein Blockdiagramm wirklich hilfreich, da scheint es ja doch einige Änderungen zu geben.
Jan K. schrieb: > Gustav G. schrieb: >> Der ADC ist in dem Design völlig losgelöst von den Clockgeneratoren und >> benutzt eine eigene Referenz. Der braucht ja nur die ADCs zu versorgen >> um aufzuzeichnen. > > Okay und was ist mit dem 2.LO? Oder hast du nur einen Mixer pro > Empfänger? Und wie erzeugst du das Stimulussignal unterhalb von 23.5 > MHz? Ich glaube so langsam wäre ein Schaltplan oder zumindest ein > Blockdiagramm wirklich hilfreich, da scheint es ja doch einige > Änderungen zu geben. Ja mache ich fertig.
Angehängte Dateien:
-
Diag.png
23 KB
Ich habe mal ein Blockschaltbild erstellt. Ich vermute eben einen Drift bei dem Pfad, der die LO Signale der beiden Mischer erzeugt. Bei dem PHA-1+ habe ich mal einen 1Ohm widerstand in den Versorgungspfad vor dem Bias-Tee gelötet und der DC Strom wird schon deutlich größer mit steigender Frequenz. Außerdem habe ich mal einen PT100 auf den MAX2871 geklebt und der wird mit steigender Frequenz ca 20° wärmer, was mit sehr viel vorkommt.
Gustav G. schrieb: > Im Anhang gibt es mal einen Vergleich. Einmal S11 beim kalibrieren und > dann noch S11 nach ca 5 Minuten. Dort ist beidesmal ein Match > angeschlossen. und wurde in der Zwischenzeit nicht angefasst. Ich würde gerne meine Frage wiederholen: wie kommen die katastrophalen Werte von S11 bei hohen Freqenzen zustande, nahe der Totalreflektion? Da gibt's mMn ein grundlegenderes Problem über Drift hinaus. Vom Prinzipschaltbild und den verwendeten Komponenten sollte auch die Rohwerte von S11 deutlicht besser sein, wie von Jan beispielhaft gezeigt.
Simulant schrieb: > Ich würde gerne meine Frage wiederholen: wie kommen die katastrophalen > Werte von S11 bei hohen Freqenzen zustande, nahe der Totalreflektion? Da > gibt's mMn ein grundlegenderes Problem über Drift hinaus. Das kann ich nicht sagen. Den verwendeten Koppler habe ich extern bestückt und der zeigte keine Werte nahe der Totalreflektion, sondern ziemlich brauchbare werte.
Dann stellt sich mMn die Frage, wo der Fehler liegt bei deinen S11-Messungen am 50 Ohm Load wo die Anpassung zu hohen Frequenzen völlig zusammenbricht. Bei Jan hingegen sieht das mit S11 besser @ 5.5 GHz um Welten besser aus. Du schreibst der Koppler einzeln betrachtet funktioniert gut, das Datenblatt der TRF37A73 verspricht ebenfalls ordentliche Anpassung an Ein- und Ausgang. Hardwarefehler oder Softwarefehler? Hast du die Möglichkeit, mit einem anderen VNA die Hardwareanpassung deiner VNA-Ports zu messen? Also dein VNA als Testobjekt, wie gut/schlecht ist die Anpassung in die Ports hinein gemessen?
Simulant schrieb: > Hardwarefehler oder Softwarefehler? Hast du die Möglichkeit, mit einem > anderen VNA die Hardwareanpassung deiner VNA-Ports zu messen? Also dein > VNA als Testobjekt, wie gut/schlecht ist die Anpassung in die Ports > hinein gemessen? Ja habe ich das werde ich machen. Ich habe einen R&S zur Verfügung stehen, der bis 8GHz messen kann. An den Ports ist ja eigentlich nichts spezielle dran. Die gehen von SMA Stecker an einen 3dB Attenuator und dann an den Verstärker vor dem Mischer. Der TRF37A73 macht zumindest am Ausgang Exakt was er soll das habe ich bereits gemessen. Das Problem kann bis zum Mischer natürlich auftreten, danach arbeitet das ja mit konstant 5MHz und da sollte nicht mehr viel passieren.
Angehängte Dateien:
-
ports.png
570 KB
Ich bin jetzt mal dazu gekommen TX Empfangsport und RX Empfangsport zu vermessen. Jeweils S11 von beiden ist zu sehen. Beides mit einem vorher kalibrierten VNA vermessen. Wie seht ihr das? Ist an den Ports eventuell schon zu viel Reflektion?
Gustav G. schrieb: > Ich bin jetzt mal dazu gekommen TX Empfangsport und RX > Empfangsport zu vermessen. Jeweils S11 von beiden ist zu sehen. Beides > mit einem vorher kalibrierten VNA vermessen. Wie seht ihr das? Ist an > den Ports eventuell schon zu viel Reflektion? Das sieht doch für Eingangsportal ganz brauchbar aus.
Das sehe ich auch so, sieht ok aus. Das erklärt nicht die oben gezeigten schlechten S11 Rohwerte bei hohen Frequenzen.
Du nutzt Diodenmischer zum heruntermischen. Schafft du auch den mit mindestens 13dbm am LO zu versorgen? Falls nicht wird die Amplitude extrem vom LO level abhängig und so wie ich das in deinem Blockschaltbild sehe ist dieser Pfad nicht geregelt und damit temperaturabhängig und von allem möglichen abhängig. Wenn du also gerade unter 13dbm bist wo diese Mischer noch so eben funktionieren und du ein ZF siehst ist das mit sehr starken Schwankungen versehen und würde eben diesen phasendrift über die Zeit erklären. Vielleicht irre ich mich auch aber mein Verständnis war es immer, dass man Diodenringmischer mit ordentlich power versorgen muss damit IF möglich nur vom RF Pegel abhängt, was du ja willst.
Der PHA-1+ von Mini Circuits kann 22 dBm bei 1 dB Kompression. Das kommt schon an die abs. max. ratings des Mischers heran.
Phasentreue ergibt sich automatische bei Dual(Multi-)Frequenz Synthesizern. Die kann man auch auf 90 Grad Phase setzen. Allenfalls gibt's auch Synthesizer mit Sync Eingang, dann werden die Register im gleichen Moment beschrieben.
:
Bearbeitet durch User
Gerhard H. schrieb: > Der PHA-1+ von Mini Circuits kann 22 dBm bei 1 dB Kompression. > Das kommt schon an die abs. max. ratings des Mischers heran. Ja und? Das heißt nicht, dass er ihn an diese Grenze treibt.
Also, bitte! Der Max Synthesizer liefert 5 dBm typisch, der TRF37A73 liefert 11 dB gain und 14.5 dBm bei 1 dB Kompression. Das heißt, der TRF wird schon übersteuert und er liefert mehr als der Ringmischer braucht. Danach kommt noch die Stufe mit dem PHA-1 mit nochmal 11 dB gain und 22 dBm out. Da ist eher die Frage, ob man besser einen der Gainblocks weglässt oder einen oder 2 Abschwächer spendiert, evtl. mit einem 17 dBm Mischer. < Kopfschüttel >
Gerhard H. schrieb: > Also, bitte! > Der Max Synthesizer liefert 5 dBm typisch, der TRF37A73 liefert 11 dB > gain und 14.5 dBm bei 1 dB Kompression. Das heißt, der TRF wird schon > übersteuert und er liefert mehr als der Ringmischer braucht. > Danach kommt noch die Stufe mit dem PHA-1 mit nochmal 11 dB gain > und 22 dBm out. Da ist eher die Frage, ob man besser einen der > Gainblocks weglässt oder einen oder 2 Abschwächer spendiert, evtl. > mit einem 17 dBm Mischer. > < Kopfschüttel > Er liefert 5dbm wenn du ihm das sagst. Der kann von -4dbm bis 5dbm in 3db schritten.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.