Signed Twos complement nach fixed point

[Jonas G. (Gast)]

Ich suche eine Möglichkeit von einem 12bit ADC, der mir zweierkomplement 
ausgibt, nach fixed point zu konvertieren. Ich nutze die freie enclustra 
fixed point library. Ich kann die Daten offenbar nicht einfach in den 
Vector packen, da der fractional part immer unsigned ist.

[Gustl B. (-gb-)]

Das zweierkomplement kannst du doch als Signed interpretieren, und das 
dann nach sfixed.

[Olaf D. (Gast)]

Gustl B. schrieb:
> Das zweierkomplement kannst du doch als Signed interpretieren, und
> das dann nach sfixed.

Er nutzt aber kein IEEE fixed

[W.S. (Gast)]

Jonas G. schrieb:
> Ich suche eine Möglichkeit von einem 12bit ADC, der mir zweierkomplement
> ausgibt, nach fixed point zu konvertieren.
Drücke dich lieber etwas präziser aus. Du hast also einen ADC und dessen 
Ausgabe ist letztlich abhängig von der Beschaltung, allerdings vermute 
ich, daß dein ominöser ADC bei der minimalen Eingangsspannung nicht 000h 
ausgibt, sondern 800h und dann bei steigender Spannung über 
801h..FFFh..000h..7FFh zu gehen, wenn ich deine Zeilen richtig 
interpretiere. Und das willst du nun in die Form 
FFFh..FFEh..801h..000h..7FFh bringen? Also Betrag und separates 
Vorzeichen? Oder was?

Also Zweierkomplement ist allgemein bekannt, aber fixed point ist nur 
ein Allgemeinplatz, um Zahlen von den floating point zu unterscheiden.
Deshalb: was willst du und was brauchst du?

> Ich nutze die freie enclustra fixed point library.
Ich nicht, ich kenne die auch nicht. Im Allgemeinen kann man mit 
Festkommazahlen fast genauso rechnen wie mit Integerzahlen - zumindest 
für Addition und Subtraktion, dort ist es nur die den einzelnen Bits 
zugeordnete Wertigkeit, die den Unterschied macht.

W.S.

[Dr. T (Gast)]

W.S. schrieb:
> Im Allgemeinen kann man mit
> Festkommazahlen fast genauso rechnen wie mit Integerzahlen
Wären fixed point in VHDL nicht eher mit vectors vergleichbar, die zwei 
Teile haben?

[Wustl (Gast)]

Das wäre vielleicht dann Format [1,4,11]?

[W.S. (Gast)]

Dr. T schrieb:
> Wären fixed point in VHDL nicht eher mit vectors vergleichbar, die zwei
> Teile haben?

Fixed point heißt eigentlich nur, daß den Bits in der Mantisse (hier in 
der Bitgruppe sozusagen) eine feste Wertigkeit zugeordnet ist. Also 
2^10..2^9..2^0..2^-1..2^-sonstwas und so. Wenn man da eine 
Multiplikation macht, muß man anschließend das Ergebnis wieder so 
zurechtschieben, daß es wieder mit der Wertigkeit klappt. Über sowas wie 
2er Komplement oder Betrag und Vorzeichen ist da erstmal nix gesagt. Und 
das scheint mir hier der Knackpunkt zu sein.

W.S.