Habe hier ein seltsames Problem: ein GND-Polygon wird aus irgendeinem Grund nicht mit den GND-Leiterzügen verbunden. Vergleiche ich die Eigenschaften des Polygons mit einem GND-Polygon einer anderen Platine, ist jedoch alles gleich. Muss also irgendeine Einstellung auf der Ebene des Boards selbst sein, die das verursacht. Hat jemand einen Tipp?
Angehängte Dateien:
-
Altium-Polygon.png
9,6 KB
Welches ist denn das unverbundene GND-Polygon? Oder meinst Du, dass es diese lange Leiterbahn in der GND-Plane gibt? Wurde etwas besonderes zu dieser Leiterbahn bzw. der entsprechenden Verbindung eingestellt?
Achim H. schrieb: > Oder meinst Du, dass es diese lange Leiterbahn in der GND-Plane gibt? Yep, genau das. Nicht nur die eine – alle GND-Leiterbahnen sind isoliert und nur mit den Thermals an den jeweiligen Pins mit dem Polygon verbunden. > Wurde etwas besonderes zu dieser Leiterbahn bzw. der entsprechenden > Verbindung eingestellt? Nicht, dass ich wüsste. Das ist ja genau meine Frage: wo könnte etwas verstellt sein, das so einen Effekt bewirkt? Auch in den Polygon Connect Regeln finde ich zu meinem Vergleichsboard (bei dem alles "normal" aussieht) keinen Unterschied, abgesehen davon, dass dort vor der Standardregel noch eine liegt, die bei "isVia" ein direct connect macht (damit um die Vias keine Thermals gebaut werden). Die fehlt bei diesem Board, war aber auch nicht wichtig. ps: Ein simpler Workaround wäre es natürlich, diese GND-Bahnen einfach zu löschen und die Verbindungen komplett durch das Polygon vornehmen zu lassen. Aber ich möchte eigentlich gern verstehen, was da schief gelaufen ist.
:
Bearbeitet durch Moderator
"Pour over all same net Objects" statt "Pour over same Net Polygons only" ?
Ja, danke. Habe die Tomaten von den Augen wieder runter genommen. :-))
Altium ist nicht Eagle...will sagen, erst Gnd routen um dann doch ein Polygon drüberzulegen bringt dir hier keinen Vorteil. Nur mal so nebenbei bemerkt. ;)
Wühlhase schrieb: > Altium ist nicht Eagle...will sagen, erst Gnd routen um dann doch ein > Polygon drüberzulegen bringt dir hier keinen Vorteil. > > Nur mal so nebenbei bemerkt. ;) Es bringt dir den Vorteil, dass du beim GND routen schon mal siehst ob eine sinnvolle GND-Führung möglich ist, oder ob die GND-Ströme riesige Schleifen aufspannen. Einfach nur ein Polygon drüberzukippen und zu denken "das wird schon so passen" ist halt etwas riskant.
router schrieb: > Es bringt dir den Vorteil, dass du beim GND routen schon mal siehst ob > eine sinnvolle GND-Führung möglich ist, oder ob die GND-Ströme riesige > Schleifen aufspannen. Sofern du keine Leiterbahnen dazwischen hast, hast du im allgemeinen nur punktuelle Löcher im Polygon (bei mir ist das jedenfalls so). Warum soll der Strom da große Umwege machen? Eher stehen dir die Leiterbahnen im Weg, wenn du ein Bauteil doch mal umsetzen willst. Das Polygon generiert Altium dann neu, aber Leiterzüge bleiben liegen, wo sie liegen. Oder stören deine Thermalanbindung, wenn der Leiterzug z.B. wie im Bild von Jörg schrägt rausgeht oder breiter als die Kontaktierungsstege sind. Die Leiterzüge bleiben auch liegen, wenn sie durch totes Cu führen das Altium sonst entfernen würde. Im Allgemeinen machen dir Leiterzüge unter Polygonen nur mehr Arbeit, der Nutzen ist gering bis nicht vorhanden. Ich meine mal davon gehört zu haben, daß dieses Vorgehen in Eagle erforderlich war bzw. für mehr Sicherheit gesorgt und sich daher bei Eaglebenutzern eingebürgert hat. Aber das ist hier etwas anderes.
Wühlhase schrieb: > Altium ist nicht Eagle Von Eagle habe ich gar keine Ahnung. Habe ich vor 20 Jahren mal gemacht. Ich habe es mir trotzdem angewöhnt, erstmal die Verbindungen zu ziehen. Gerade bei 2lagigen Boards mit etwas mehr Packungsdichte will man schließlich GND und Versorgung auf möglichst kurzen Wegen verbunden haben, während die Datenleitungen auch mal eine Umleitung nehmen können. Meist entferne ich das dann nach dem Verlegen des Polygons wieder. Hatte ich hier nur nicht gemacht und mich jetzt gewundert, warum das so aussieht.
Jörg W. schrieb: > Von Eagle habe ich gar keine Ahnung. Habe ich vor 20 Jahren mal gemacht. Hm, dann hab ich dich wohl verwechselt, mea culpa.
Wühlhase schrieb: > Ich meine mal davon gehört zu > haben, daß dieses Vorgehen in Eagle erforderlich war bzw. für mehr > Sicherheit gesorgt und sich daher bei Eaglebenutzern eingebürgert hat. Da kannst du alles mögliche/unmögliche mal gehört haben. Vom Grundsatz her ist es allemal das beste und sauberste, wenn auch GND zunächst sauber in Form von Leiterzügen verlegt wird. Sowas schafft Klarheit gerade bei den Rückstrom-Wegen, erfordert aber auch ein gewisses Mindest-Verständnis beim Benutzer. Als gedankenloser Schluderjahn kann man auch ohne arbeiten und sich drauf verlassen, daß das EDA-Tool es beim Flächenfüllen erledigt. Und: sowas ist unabhängig vom verwendeten EDA. W.S.
W.S. schrieb: > Sowas schafft Klarheit gerade bei den Rückstrom-Wegen Naja, eine spätere Flächenfüllung vernebelt dir diese Klarheit jedoch wieder … auch ganz unabhängig vom EDA-Tool. Und die Argumente (bspw. dass die manuell unter der Füllfläche liegenden Leiterzüge bei Thermals im Weg sind) kann ich komplett 1:1 nachvollziehen.
router schrieb: > Es bringt dir den Vorteil, dass du beim GND routen schon mal siehst ob > eine sinnvolle GND-Führung möglich ist, oder ob die GND-Ströme riesige > Schleifen aufspannen. Ähm, nein? router schrieb: > Einfach nur ein Polygon drüberzukippen und zu denken "das wird schon so > passen" ist halt etwas riskant. in den meissten Fällen nicht. Allerdings muss man schon darauf achten, keine Gräben in die signalpfade zu designen, was bei Bussen, welche einen Lagenwechsel vollführen regelmäßig übersehen wird. Davon befreit dich aber das GND routing auch nicht. Jörg W. schrieb: > Naja, eine spätere Flächenfüllung vernebelt dir diese Klarheit jedoch > wieder was aber nicht schlimm ist, da bei allen heute verwendeten digitalen ICs der Rückstrom im Schaltvorgang dem Signalpfad folgt und nicht den kürzesten Weg nimmt. Wir sind schon mindestens ein Jahrzehnt in Schaltzeitbereichen, welche einfach HF Störungen generieren, auch dann, wenn ein Bus nur mit 10kHz getaktet wird, kann dieser im hohen MHz Bereich stören, weil die Treiber eben mit Schaltzeiten im einstelligen ns Bereich aufwarten. Wenn man dann keinen adäquaten GND Pfad hat, weil man aufs Polygon verzichtet und einen anderen Weg für den Rückstrom wie fürs Signal vorgesehen hat, kann das schnell zu bösen Überraschungen bei der EMV Messung führen. Besonders fieß ist daran, dass man einen MHz bzw GHz Störer nicht bei einem 10kHz Signal vermutet und deshalb möglicherweise lange suchen muss um den Störer zu finden. Auch ein Grund, weshalb ich fast ausschließlich mindestens 4 Lagen boards verwende. 1 oder 2 Lagen sind extrem selten geworden.
:
Bearbeitet durch User
Christian B. schrieb: > Auch ein Grund, weshalb ich fast ausschließlich mindestens 4 Lagen > boards verwende. Klar, wenn man das (bezahlen) kann (und will), ist das natürlich immer die einfachere Lösung. Dann habe ich immer eine niederimpedante Masse zu allem.
Jörg W. schrieb: > Naja, eine spätere Flächenfüllung vernebelt dir diese Klarheit jedoch > wieder … auch ganz unabhängig vom EDA-Tool. Ähem... ebenfalls naja. Denn die Rückstrom-Wege kann man sich vor dem Flächenfüllen gut genug anschauen. Eine LP ist keine Postkarte zum nachträglichen Anschauen. W.S.
Jörg W. schrieb: > Klar, wenn man das (bezahlen) kann (und will), ist das natürlich immer > die einfachere Lösung. Dann habe ich immer eine niederimpedante Masse zu > allem. Ok, der Punkt geht an dich. Ich bin in der komfortablen Situation, dass Platinenpreise in der Regel keine Rolle spielen. Früher nicht und jetzt auch nicht bei Gerätestückzahlen von ca. 2500 pro Jahr und Preisen für Laserstäbe die im mittleren 6 stelligen Bereich liegen, ist es einfach relativ Wurst, ob die Elektronik in dem Gerät nun 500 oder 600 Euro kostet. Wenn man natürlich mit höheren Stückzahlen hantiert und oder die Geräte nicht so hochpreisig verkauft werden (können) sieht das anders aus. Wir bezahlen lieber 2 Layer mehr als durch eine EMV Prüfung zu fallen und ein Redesign machen zu müssen, weil uns das nicht nur finanziell arg trifft sondern vor allem 1/4 Jahr Verzug in die Zulassungsprüfungen kommt.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.