Hallo,
ich versuche gerade für eine Projektarbeit Gatewiderstände flächenmäßig zu verkleinern, da ich Platz auf der Platine sparen muss.
Hintergrund: Ich muss Gates von Hochleistungsigbts mit 200kHz umladen. Gatekapazität beträgt ca. 30nF. Als Faustformel habe ich die 5 fach Gatekapazität angenommen, um auch Effekte wie Miller einzuschließen.
Jetzt kommt ich auf mit 5 * C * U^2 * fsw ca. 12 Watt Verlustleistung, welche an den Widerständen verbraten werden (Der Treiber ist ziemlich niederohmig, U ca. 20Volt).
Im Moment setzte ich 20 x MELF 0207 Widerstände ein. Wie wird das bei großen Treibern gemacht? Macht es Sinn bedrahtete Widerstände einzubauen (habe ein bisschen "Angst" vor der Induktivität)? Ist es sinnvoll hochleistungschip Widerstände zuverbauen und dann diese mit Platinenkühlkörpern (z.B. D2PAK KK) zu entwärmen? Ziel wäre es die Fläche im Layout klein zu halten.
Hat jemand noch andere Ideen?
LG Hannes