Altium - Wie Clearance in Footprint nicht kontrollieren?

OP #7368696
Lesenswert?

Hi,

Ich möchte gerne in einem Project 0.6mm Clearance für ein paar Netze haben, jedoch nicht im Footprint eines ICs, da dort später durch zusätzliche Isolation weniger Clearance gefordert ist.

Ich habe nun also für die jeweiligen Netze die Clearance auf 0.6mm gesetzt was soweit auch klappt. Im angehängten Bild sieht man aber blau umrandet, wie ein Polygone Pour hier nicht bis zum Pad geht, was ich aber unbedingt möchte. Wegen der Clearance von 0.6mm kann ich dies aber hier nicht machen.

Wie kann ich hier machen, dass das Polygon im Footprint trotzdem bis zum Pad geht?

Angehängte Dateien:
#7369991
Lesenswert?

Ich sehe auch nur die Möglichkeit mit einem Room. Nicht nur die benachbarten Pins stellen für einen Abstand von 0.6mm ein Problem dar sondern auch die Tracks die rausführen. Also Design-Rooms-Place Rec..Room ein Raum um das Bauteil platzieren und einen vernüftigen Namen geben. Dann eine Custom Clearance Rule mit WithinRoom('xx'). Zu beachten ist, das es die Query "Within" und nicht die "TouchesRoom" ist. Ein Track der von außen herangeführt wird muß an Grenze vom Room unterbrochen werden. Ich führe einen Track mit 1mm Breite bis in den Room und wechsle auf 0.9mm. Der 0.9mm Track Teil im Raum wird von "Within" erfasst, der 1mm Teil der über die Grenze läuft nicht. In meinem Screenshot sieht man eine Width Rule mit WithinRoom('xx'). Dort sieht man wie an der Grenze beim Routen automatisch die Regel angewendet wird und die Leiterbahn dünner wird. Ich könnte die gleiche Regel als Clearance Rule anlegen und für das dünnere GND Stück innerhalb des Raumes einen anderen Abstand einstellen.

(Ich hoffe, dass ich nicht zu viel und nicht zu wenig erklärt habe)

Angehängte Dateien:

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren