Hallo zusammen, ich erstelle gerade ein PCB für einen Laser, der mit 20A pulsed betrieben wird. Das Pad der Kathode wird direkt auf ein ENEPIG Pad aufgebracht (gesintert). Hier möchte ich gerne thermal Pads vorsehen, so dass die Wärme schnell auf die Rückseite des PCBs zum Kühlkörper gebracht wird. Die Vias sind filled & capped (Multi-CB). Wenn ich mir andere Designs anschaue, wird hier oft der Umweg über einen zwischenlayer genommen. Man geht also z.B. von TOP-L1 mit einem blind Via. Dann von L1-L2 mit einem burried Via. Dann von L2-BOTTOM mit einem blind Via. Die Vias gehen also nicht direkt von TOP-BOTTOM durch, sondern nehmen quasi den Umweg über die L1/L2 Layer. Welchen Grund könnte das haben? Wird hier die Wärme besser verteilt? Wird hier eine künstliche parasitäre Barriere für den hohen Strom geschaffen, so dass dieser mit der extrem schnellen rise/fall-time direkt den Weg in den Laser-Treiber nimmt (Laser + Treiber TOP Layer)? Was spricht dagegen, das Kathoden Pad einfach direkt mit TOP-BOTTOM Vias voll zu bauen incl. Anschluss an die Innenlagen? Vielen Dank!
:
Verschoben durch Moderator
<pedanterie> Buried. Mit nur einem "r". Kommt von "to bury", engl.: "Begraben, Beerdigen" </pedanterie>
Harald K. schrieb: > <pedanterie> > > Buried. Mit nur einem "r". > > Kommt von "to bury", engl.: "Begraben, Beerdigen" > > </pedanterie> https://www.youtube.com/watch?v=fjRwV9qPncI
Hallo, H. H. schrieb: > Genau das. Wenn ich in jeden Layer die Form des Pads kopiere, in das die Vias eingefügt werden, und diese dann mit durchgehenden Vias verbinde (im Bild rechts), sollte ich doch einen ähnlichen Effekt haben? Das bedeutet, dass das Pad incl. Vias auf jedem Layer des Board vorhanden ist. Die Wärme kann sich dann also in jedem Layer im Kupfer verteilen. Oder was übersehe ich? Oder macht es tatsächlich noch einen Unterschied in der Effizienz der Wärmeleitung Richtung BOTTOM Layer, wenn die Vias nicht durchgehen? (links im Bild) Die Wärmeverteilung im PCB selber wird links besser sein, weil die Energie quasi auf die Zwischen-Planes gezwungen wird. Macht das genau den Unterschied aus bei schnellen hoch-energetischen Laserpulsen, weil der Widerstand zum Kühlkörper hin zu groß ist, so dass man hier erstmal die Energie schnell im PCB verteilen möchte? Vielen Dank!
Die Wärmeleitung passiert ja nicht nur durch die Vias, sondern auch durch das Epoxy.
H. H. schrieb: > Marc M. schrieb: >> Wird hier die Wärme besser verteilt? > > Genau das. Das würde ich mal als vage Aussage bezeichnen. Zumindest beim direkt unter deiner Aussage geposteten Bild behaupte ich, dass die Wärme sogar besser abgeführt wird. Ich habe das mit buried Vias auch noch nie gesehen - zudem sind sie kleiner (thermische Leitfähigkeit) und teurer. Meine Aussage: durchgehende Vias nehmen und die nicht zu klein machen und zu selten anbringen. Wenn da 6-8 Vias auf eine Kupferläche auf der Unterseite gehen, dann hat man mit einem 80W Lötkolben schon erhebliche Problem, darauf zu löten ... Einziger Vorteil der buried Vias: das Zinn wird weit weniger abgesaugt beim Reflowlöten. Deshalb: Spreche mit dem Fertiger über das Problem.
Als Thermovia immer Durchgehende. Ordentliche Fertiger erkennen selber, dass das Thermals sind und füllen die mit thermisch recht gut leitendem Material. Ansonsten ist das durchsteigende Zinn (geht nicht bei vergrabenen Durchsteigern) ein besserer Wärmeleiter als die dünne Kupferhülse und das PCB selbst. Für die o.g. Laseranwendung würde ich eine Alukernplatine empfehlen...
Hallo und vielen Dank! Dann verwende ich durchgehende Vias mit 150µm Durchmesser, davon möglichst viele im Pad mit einem Abstand von 0.5mm, damit sollte ich die Wärme gut wegbekommen. Da das Pad ca. 3x5mm groß ist, habe ich da aktuell 55 Vias drin. Die Vias selber werden von Multi-CB gefüllt und dann gedeckelt, so dass kein Lötzinn mehr eindringen kann und ich eine saubere Oberfläche habe zum Aufbringen des DIE. Dann spare ich mir die buried Via Option! Super! Vielen Dank!
Roland E. schrieb: > Für die o.g. Laseranwendung würde ich eine Alukernplatine empfehlen.. Die Idee hatte ich tatsächlich auch schon, aber leider brauche ich ein 4-6 Layer Design, daher kommt das vorerst nicht in Frage. Zweiseitige Alu-Boards, oder wenn es klein ist auch auch AlN, sind immer gut, wenn es heiß wird, ist aber leider hier keine Option. Danke!
Marc M. schrieb: > Dann verwende ich durchgehende Vias mit 150µm Durchmesser, davon > möglichst viele im Pad mit einem Abstand von 0.5mm, damit sollte ich die > Wärme gut wegbekommen. Da das Pad ca. 3x5mm groß ist, habe ich da > aktuell 55 Vias drin. Dann besteht die Leiterplatte in dem Bereich nur noch aus hauchdünnen Stegen und wird (vor dem Metallisieren und Verfüllen) eventuell schon reichlich instabil. Da solltest Du lieber vorher mit dem Leiterplattenhersteller klären, ob solch eine hohe Viadichte auf einer Fläche noch prozesssicher herstellbar ist. > Dann spare ich mir die buried Via Option! Super! Vermutlich wurden bei den anderen Baugruppen die Buried Vias aus irgendeinem anderen Grund benötigt. Oder noch wahrscheinlicher: der betreffende Hardwareentwickler hat ahnungslos alles möglichen Technologien eingesetzt, bis die Schwarte kracht, weil er für die Leiterplatte keine Budgetverantwortung hat. Während bei jedem Bauteil auf den letzten Cent geachtet wird, können die wirklich hohen Kosten dann bei der Leiterplatte entstehen, weil der Einkäufer nicht beurteilen kann, ob diese oder jene teure Option wirklich notwendig ist. Und für den Hardwareentwickler bedeutet so etwas ja auch nur, mal schnell ein paar Einstellungen in seinem EDA-Projekt zu machen, ohne dass ihm klar ist, dass damit die Kosten explodieren. Ganz hervorragende Wärmeleiteigenschaften besitzen übrigens Microvias, die von der Außenlage auf eine interne Dickkupferlage führen. Häufig kann man nämlich auf Grund der feinen Pad- und Leitergeometrien auf der Außenlage kein Dickkupfer verwenden, sondern muss hierfür "abtauchen". Es kann im Einzelfall durchaus billiger sein, z.B. einen Core mit zwei Dickkupferschichten herzustellen und durchzukontaktieren. Anschließend wird dann auf beiden Seiten jeweils ein Prepreg aufgebracht und mit dem Core per Microvias und natürlich Durchgangslöchern verbunden. Wesentlich aufwändiger wäre es hingegen, dann echte Sacklöcher einzubringen, die dann mehr als zwei Lagen verbinden.
Andreas S. schrieb: > Ganz hervorragende Wärmeleiteigenschaften besitzen übrigens Microvias, > die von der Außenlage auf eine interne Dickkupferlage führen. Das ist nochmal ein guter Hinweis! Vielleicht ist das ja in dem Design der Fall. Hier kenne ich nur die Gerber Daten, aber nicht den Stack des PCB. Ich gehe jetzt erstmal den Weg mit einem 6-Layer PCB und habe unter den Pads der Laser in allen Lagen Kupfflächen vorgesehen, so dass diese die Wärme gut verteilen und dann durch die Vias bis auf den BUTTOM Layer bringen. Die GND Flächen habe ich, wo es aufgrund der hohen Ströme nicht nötig war, freigestellt, so dass da keine Kopplungen entstehen auf den Referenzlagen der digitalen Signale. Die Laser haben also eine eigene GND Lage für ihren Rückstrom TOP hin -GND L1 zurück und die Signale haben ihre eigene Referenzlage BOTTOM-L4. L2 und L3 dienen der Spannungsversorgung. Damit sollte ich Kopplungen weitestgehend minimiert haben, wenn da 20A binnen 1ns an- und ausgeschaltet werden. Zero V. schrieb: > 150um? Wieso? Multi-CB hat den Standard 6L-01 Aufbau und da sind 0.15mm Vias das Kleinste, was bei der Dicke des PCB noch gebohrt werden kann. Sobald ich alles in Betrieb genommen und getestet habe, melde ich mich gerne nochmal mit Feedback, was den Lagenaufbau und das thermische Verhalten angeht. Danke an alle!
Marc M. schrieb: > Die Vias gehen also nicht direkt von TOP-BOTTOM durch, sondern nehmen > quasi den Umweg über die L1/L2 Layer. > > Welchen Grund könnte das haben? Das man massiv Vias direkt unter den Slug setzen kann ohne das die das Lötzinn auf die falsche Seite wegsaugen. Da Du bereits gefüllte Vias hast, würde ich die maximale Anzahl an Vias setzen die der Hersteller noch fertigen kann, mit dem kleinsten Via Durchmesser der geht. So bekommst Du die maximale Kupferfülldichte.
Ron-Hardy G. schrieb: > irgendwas geht immer: > https://unimicron-germany.de/metal-inlay-technology.html Interessant. Muss ich mal recherchieren was dann mit der Induktivität eines solchen Inlays passiert. Denn diese sollte ja super klein sein, damit der Strom schnell fließen kann. Wenn ich da einen 1mm dicken, 5x5mm Kupferblock einpresse ins PCB, fühlt sich das mit den parasitären Restriktionen irgendwie falsch an. Wobei die Eindringtiefe eines paar ns langen Strompulses auch nicht sehr tief sein sollte, so dass der Kupferblock dann elektrisch gesehen nahe der PCB Leiterbahn kommt, aber die thermischen Vorteile mitbringt, die wesentlich träger sind. Max M. schrieb: > Da Du bereits gefüllte Vias hast, würde ich die maximale Anzahl an Vias > setzen die der Hersteller noch fertigen kann, mit dem kleinsten Via > Durchmesser der geht. > So bekommst Du die maximale Kupferfülldichte. Das PCB ist gerade im CAM Check. Mal sehen, was passiert. Aber prinzipiell habe ich genau das versucht... Gefühlt sollte das aber kein Problem sein, denn zwischen den VIAs sind immer noch 100µm Reststeg. Wenn das zu Problemen führt, sollte auch jedes HDI Design Probleme machen. Wir werden sehen...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.