SGMII: Signal Integrität (ETH-PHY DM83869)

[Full W. (realjey)]

Hallo Forum,

in meinem Design verwende ich zwei mal den DM83869-PHY, welche über 
SGMII mit einander verbunden sind (Phy_concept.png). Einmal bridge-mode, 
einmal SGMII-to Copper mode.

Ich habe mit einem 6 GHz Osci und einer 5 GHz differentielle Probe nun 
"versucht" die Signal Integrität auf der Empfänger-Seite (RX der 
SGMII-to-Copper-PHY, nach den AC-Kondensatoren, SGMII_probes) zu messen 
(Meas_result).

Besonders gut sieht das nicht aus, oder? SI-Messungen sind neu für mich 
und mir ist nicht ganz klar, wie ich solche Messungen richtig 
deute/einschätze.

Mir stellen sich weiterhin folgende Fragen:

1) Wo im Datenblatt des DM83869 finde ich Spezifikation für die 
SGMII-Spannungslevel?

Im Datenblatt habe ich nur folgendes gefunden:
- Input differential voltage tolerance = 0.35V (min) / 0.5V (typ) / 2.0V 
(max)
=> was sagt mir diese Angabe?

und

- Output Differential Voltage = 1060 (min) / 1100 (typ) / 1140 (max)
=> Wenn der Bridge-Mode-PHY das am Ausgang liefert, bin ich ja auf der 
Empfänger-Seite schon deutlich drunter (+-400 mV = 800 mV)

2) Woher weiß ich, bei den eingekreisten Punkten, ob ich z.B. bei "B"
a) einen Signaleinbruch habe (durch Reflektion) und eine 1-1-1 Folge 
gesendet wird

oder

b) eine 1-0-1 Folge gesendet wird, aber die "0" nicht sauber übertragen 
wird.

Sollte es eine 1-1-1 Folge sein, ist doch der "Input Treshold" 
ausschlaggebend, oder? Sollte der DM83869 z.B. 50mV treshold haben, 
müsste ich ja auf der sicheren Seite sein, richtig?

Nur finde ich diese Angabe im Datenblatt?

Ich habe die Ethernet-Bandbreite gemessen, und ich erreiche 940 Mbit/s 
(passt ganz gut, wenn man den overhead und 8b/10b kodierung noch 
berücksicht), allerdings werden teilweise einige "lost packages / 
retries" angezeigt und ich frage mich ob das mit der Signalintegrität 
zusammen hängt...

Danke vorab!
FW

[Omega G. (omega)]

Das Signal schaut mir in der Tat etwas komisch aus, ist das korrekt 
terminiert, bringt der Tastkopf da noch eine zusätzliche Terminierung 
rein? Wie lang ist die SGMII Leitung? Gibt es Stubs?

Eigentlich sind die Fragen direkt was für die Experten bei TI, die 
kennen den Chip sicherlich am besten. Du kannst die Frage ja mal hier 
stellen: 
https://e2e.ti.com/support/interface-group/interface/f/interface-forum

[Falk B. (falk)]

Full W. schrieb:
> Ich habe mit einem 6 GHz Osci und einer 5 GHz differentielle Probe nun
> "versucht" die Signal Integrität auf der Empfänger-Seite (RX der
> SGMII-to-Copper-PHY, nach den AC-Kondensatoren, SGMII_probes) zu messen
> (Meas_result).

Das kann keiner deuten. Zeig einen Schaltplan und ein Layout, im 
IDelafall auch ein Bild vom realen Aufbau mit Tastkopf.

> Besonders gut sieht das nicht aus, oder?

Nö.

> SI-Messungen sind neu für mich
> und mir ist nicht ganz klar, wie ich solche Messungen richtig
> deute/einschätze.

Vor allem muss man an der richtigen Stelle messen.

> Im Datenblatt habe ich nur folgendes gefunden:
> - Input differential voltage tolerance = 0.35V (min) / 0.5V (typ) / 2.0V
> (max)
> => was sagt mir diese Angabe?

Das der Eingang 350-2000mV Differenzspannung verkraftet.

> - Output Differential Voltage = 1060 (min) / 1100 (typ) / 1140 (max)
> => Wenn der Bridge-Mode-PHY das am Ausgang liefert, bin ich ja auf der
> Empfänger-Seite schon deutlich drunter (+-400 mV = 800 mV)

Hä?

> 2) Woher weiß ich, bei den eingekreisten Punkten, ob ich z.B. bei "B"
> a) einen Signaleinbruch habe (durch Reflektion) und eine 1-1-1 Folge
> gesendet wird

Gar nicht. Ich tippe hier auf einen grundlegenden Meßfehler. Du musst 
eigentlich ein gescheites Augendiagramm messen. Deine Bilder sind 
nur Gewitter.

> Ich habe die Ethernet-Bandbreite gemessen, und ich erreiche 940 Mbit/s
> (passt ganz gut, wenn man den overhead und 8b/10b kodierung noch
> berücksicht), allerdings werden teilweise einige "lost packages /
> retries" angezeigt und ich frage mich ob das mit der Signalintegrität

Vermutlich.