Hallo, es geht nicht um das Design! Ich frage mich, warum nach dem Ratsnest der Layer 2, blau schraffiert, komplett mit Bot verbunden ist, Layer 15 (rot schraffiert) dagegen freigestellt wird. Der Layerstack ist zu sehen. Ich hab schon einige Varianten probiert mit Variationen von + und * und () und []. Der DRC bemeckert einiges (Bohrungen in Pads), ansonsten nichts. Meine Vermutung ist, das Problem sitzt vor dem Bildschirm, aber ich komm einfach nicht darauf. Jemand eine Idee? Grüße
:
Bearbeitet durch User
Welche Layer sind denn angegeben, wenn du dir mal die Info von deinen Problem-Vias anschaust? Vielleicht sind es Blind Vias geworden? (1+2*15+16) würde nur komplett durchgehende Vias erlauben.
:
Bearbeitet durch User
Sebastian R. schrieb: > Welche Layer sind denn angegeben, wenn du dir mal die Info von deinen > Problem-Vias anschaust? > > Vielleicht sind es Blind Vias geworden? Danke Sebastin, das wars ... Bei mir Layer 1-2, habs geändert in 1-16, nun tut es. Kann man das global einstellen? Grüße Gert
Gert P. schrieb: > Kann man das > global einstellen? Wenn du grundsätzlich keine Blind Vias haben möchtest, den Lagenaufbau entsprechend anpassen und die default.dru und/oder deine JLCPCB.dru überschreiben. Eine andere Idee habe ich gerade nicht... Bestimmt gibt es auch einen Befehl für die eagle.scr, um Layer 1-16 als default auszuwählen, aber den kenne ich gerade nicht
Gert P. schrieb: > Kann man das > global einstellen? Alle Layer bis auf "Vias" deaktivieren. Group über alle Vias. Rechtsklick auf die Gruppe. Eigenschaften ändern. (Nicht getestet)
H. H. schrieb: > Alle Layer bis auf "Vias" deaktivieren. > > Group über alle Vias. > Rechtsklick auf die Gruppe. > Eigenschaften ändern. > > (Nicht getestet) Danke hhinz, hat leider nicht geklappt. Wird nun zur gegebenenfalls fehleranfälligen Fleissarbeit ausarten ..., heute nicht mehr. Was mich wundert, dass alle Vias von Layer 15 (oben im OP rot schraffiert) korrekt die Eigenschaft "Layer 1-16" besitzen. JLCPCB kann keine Blind Vias. Zumindest nicht, als ich mir damals die JLCPCB.dru geholt hab. Sie ist eigentlich meine Referenz, gelegentlich schreibe ich in meinen Projekten darin rum, normalerweise wissend, was ich tue, wenn sie eingebunden ist. Und dachte immer, dass die Originale auch original bleibt. Scheint nicht so. Sollte mal ne neue holen. Grüße Gert
Bei mir wird ein Via, dass 1-2 überbrückt, im DRC als Fehler angezeigt, wenn der Lagenaufbau Blind Vias nicht zulässt. Aber gut, zwischen 5.12 uns 9.6.2 liegen ein paar Jahre...
Sebastian R. schrieb: > Aber gut, zwischen 5.12 uns 9.6.2 liegen ein paar Jahre... Die 5.x hatte auch ne Reihe komischer Bugs. Ich hab die komplett ausgelassen, bin von 4.16 auf 6.1 gesprungen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.