FPGA-Pins in Vivado zuordnen

G. B. schrieb:

Gibt es das in Vivado nicht? Und wenn, wo? (Hatte zuletzt mit ISE und Quartus zu tun).

Zu bequem um mit google ein passendes Tutorial zu finden?!

• https://www.xilinx.com/support/documents/sw_manuals/xilinx2022_1/ug899-vivado-io-clock-planning.pdf
• https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0007-vivado-pin-planning-hub.html

Das man den Pinplanner so schlecht findet könnte der geänderten methodology in Vivado geschuldet sein, für den Konstruktionsschritt "IO-Planning" macht der Projekt-Manager ein anderes Projekt/designflow auf, als für ein "volles" FPGA-Projekt.

(Hatte zuletzt mit ISE und Quartus zu tun).

Dann lass dich auf Xilinx-Vivado schulen oder mach Selbststudium an den UG* und XAPP oder übergib das Projekt an einen der mit Vivado Erfahrung hat!

PS: Der angehangene Q'nD Screenshoot ist mit einem älteren Vivado gemacht, kann also in Details anders anschauen. Persönlich bevorzuge ich die Erzeugung eines *.xdc oder *.ucf pinouts per Editor und nachlesen in constrain guide und Package datasheet, danach weiß man, was die Tools so treiben, Clicki-K(l)acki Tools machen denkfaul.

G. B. schrieb:

Leider scheint Vivado die nicht zugeordneten nicht einfach frei zu verteilen, wie ISE das gemacht hat.

Es müsste eigentlich irgendwo einen ouput geben, wo das realisiert ist. Routen sollte er es können.

Die unterschiedlichen Ansichten je nach Zustand der Implementierung habe ich schon wahrgenommen.

DSGV-Violator schrieb:

Zu bequem um mit google ein passendes Tutorial zu finden?!

Na dann suche mal. Die beziehen sich alle auf alte Vivados wie mir scheint und im Neuen ist die beschriebene Ansicht nicht zu finden. Es braucht wohl erst ein implementiertes Design. Selbiges gibt es aber nicht ohne vollständige Constraints. Diese wiederum wurden nicht von V vervollständigt.

Kann es sein, dass da ein Schalter falsch steht oder etwas erst gesetzt werden muss, was in der aktuellen Version einen anderen default-Wert hat?

Zu bequem um mit google ein passendes Tutorial zu finden?!

Na dann suche mal.

Nein. Es ist nicht mein Problem, wenn hier jemand unwillig ist, sich in das Handbuch/Bedienung der von ihm benutzten Toolversion einzuarbeiten. Oder unwillig ist mit der Version/Methodik zu arbeiten die er beherrscht.

Die beziehen sich alle auf alte Vivados wie mir scheint und im Neuen ist die beschriebene Ansicht nicht zu finden. Es braucht wohl erst ein implementiertes Design.

Es braucht ein beschriebenes 'minimales Top-Interface/entity - keine vonnständige Implementierung. Minimum ist Name, richtung, Signalstandard. Der designer muss schon wissen, was er überhaupt designen will und das muss er den Tools vorgeben/mitteilen. Und wenn die Tools eben die Signalstandards nicht als quadratisch-praktisch-gut aufgearbeitete GUI ,wie in der Ritter-Sport-Werbung, präsentieren, dann muss man sich eben das PinOut des Chips mit möglichen IO-Standard-Optionen als PDF bei Erstellung des Designs daneben legen.

Selbiges gibt es aber nicht ohne vollständige Constraints. Diese wiederum wurden nicht von V vervollständigt.

Auch Vivado kann keine Gedanken lesen und damit nicht aus einer unvollständigen Spec die IO's erraten.

Wenn du bereits ein PCB hast, ergeben sich die meisten IO-Constraints sowies aus dessen Schaltplan und nicht nach Methode "Wünsch Dir was".