Optimierung Mosfet Schaltung gegen Überhitzung

[Ben (blackstar)]

Guten Abend!

Ich habe die angehängte Schaltung im Betrieb. Ein nicht dargestellter 
Lastwiderstand an P_OUT wird über den Mosfet TK2R9E10PL versorgt. U_P_IN 
beträgt 40VDC. Der Nennstrom (Drain) beträgt ca. 15A.
Die Ansteuerung über CMD_HS (3,3V) erfolgt mit PWM bei 16,6 kHz.
Am Gatetreiber LF2190NTR liegt VB 12V über VS.
An der Kühlfahne des Mosfets ist ein ALU-Kühlkörper über Wärmepad 
montiert (50x70 mm²), der bauraumbedingt nicht vergrößert werden kann.
Mein Problem: der Mosfet produziert so viel Wärme, dass der Kühlkörper 
sich zu sehr überhitzt (>70°C). Ich will unter 50°C kommen.

Im Forum lese ich, dass durch den PWM Betrieb der Mosfet im linearen 
Bereich arbeitet und einen hohen Spannungsabfall U_DS hat, der in Wärme 
U_DS*I_D umgesetzt wird. Gilt diese Aussage für den Flankenbereich?, 
denn VB (bzw. U_Gate) selbst liegt weit über dem Wert V_th von 2,5V im 
Datenblatt.

Gibt es sonst Verbesserungsvorschläge für die Schaltung, um die 
Überhitzung zu reduzieren?
danke vorab!

[Stephan (stephan_h623)]

Was sagt das Oszi zur Vgs und den Flanken?
An sich sollte da nichts warm werden.

Und Vth … das ist die Spannung zum ausschalten. Ein sollte der grob 8V 
für nen niedrigen Widerstand haben.

[Falk B. (falk)]

Ben schrieb:
> Ich habe die angehängte Schaltung im Betrieb. Ein nicht dargestellter
> Lastwiderstand an P_OUT wird über den Mosfet TK2R9E10PL versorgt. U_P_IN

Der hat 2,4mOhm, verdammt wenig.

> beträgt 40VDC. Der Nennstrom (Drain) beträgt ca. 15A.
> Die Ansteuerung über CMD_HS (3,3V) erfolgt mit PWM bei 16,6 kHz.

Warum muss man einen Widerstand mit 16kHz PWM betreiben? Für ne Heizung 
reicht 1/1000 der Frequenz. Rein ohmsch bedeutet das

P = I^2 * R = 15A^2 * 2,4mOhm = 540 mW

Das ist nix, da wird der MOSFET nur lauwarm. D.h. die Masse sind hier 
Schaltverluste.

> Am Gatetreiber LF2190NTR liegt VB 12V über VS.

Das fehlt die Bootstrapdiode.

> An der Kühlfahne des Mosfets ist ein ALU-Kühlkörper über Wärmepad
> montiert (50x70 mm²), der bauraumbedingt nicht vergrößert werden kann.
> Mein Problem: der Mosfet produziert so viel Wärme, dass der Kühlkörper
> sich zu sehr überhitzt (>70°C). Ich will unter 50°C kommen.

70°C sind nicht viel für einen Kühlkörper.

> Im Forum lese ich, dass durch den PWM Betrieb der Mosfet im linearen
> Bereich arbeitet und einen hohen Spannungsabfall U_DS hat, der in Wärme
> U_DS*I_D umgesetzt wird.

Beim Umschalten.

> Gilt diese Aussage für den Flankenbereich?,
> denn VB (bzw. U_Gate) selbst liegt weit über dem Wert V_th von 2,5V im
> Datenblatt.

Was meinst du damit?

> Gibt es sonst Verbesserungsvorschläge für die Schaltung, um die
> Überhitzung zu reduzieren?

Dein Treiber arbeitet nur bis ca. 95% Tastverhältnis! Er braucht immer 
wieder Nachladepulse! Und ne schnelle Bootstrapdiode. D55 ist 
überflüssig, kann ggf. aber auch Verlustleistung erzeugen, denn die hat 
ein paar hunder pF Kapazität, die beim Einschalten des MOSFETs immer 
wieder kurzgeschlossen werden und Verlustleitung im MOSFET erzeugen. 
Nicht wahnsinnig viel, aber ein wenig.

[Enrico E. (pussy_brauser)]

Schalte doch mal die Last statt in den Sourcekreis in den Drainkreis. 
Denn sonst nützt die kleinste Threshold Spannung am Gate nix, wenn der 
Mosfet deswegen nicht voll durchschalten kann.

Wie hoch ist denn der verbleibende Spannungsfall an der D-S-Strecke?

[Klaus B. (butzo)]

Ben schrieb:

> Gibt es sonst Verbesserungsvorschläge für die Schaltung, um die
> Überhitzung zu reduzieren?
R86 entfernen,
5 A Treiber und anschliessend Tiefpass 10 Ohm mit 10 nF Fet 
Eingangskapazität passt nicht.


Butzo*aussen

[Ben B. (Firma: Funkenflug Industries) (stromkraft)]

> Das fehlt die Bootstrapdiode.
und
> Dein Treiber arbeitet nur bis ca. 95% Tastverhältnis!
> Er braucht immer wieder Nachladepulse!
Braucht er nicht wenn die V12P_ISOL relativ zu VS sind, dann verwendet 
die Schaltung nämlich keine Bootstrap-Hilfsspannung.

> R86 entfernen
Ist Quatsch, dann handelt man sich evtl. Probleme mit Ringing ein. Man 
könnte probieren wie das mit 4,7 Ohm aussieht oder eine Diode mit der 
Anode zum FET parallelschalten, damit der schneller sperrt, aber ganz 
ohne Gate-Widerstand weiß ich nicht.

Wieso kann man den Widerstand nicht dauerhaft mit einem Pol an Plus 
legen und den anderen gegen Minus schalten? Damit würde man sich den 
ganzen Quark mit dem hochgesetzten Schalttransistor sparen. Wieso 16kHz 
PWM für einen Lastwiderstand wurde ja bereits gefragt.

Deswegen antworte ich nicht mehr auf solche zerstückelten Schaltpläne.

[Lothar L. (lole)]

Hallo,
vieles wurde schon gesagt. Die Bootstrapdiode ist erforderlich, die 
Schottky am FET nicht. Der 100nF Kondensator ist zu klein, der FET hat 
immerhin 10nF Gatekapazität. Besser 1µF oder mehr aber als MLC. Der FET 
ist nicht die beste Wahl. Bei der Uth gilt der eher als Logig-Level FET, 
was richtig schlecht für das Ausschaltverhalten ist, ein 100V Typ ist 
auch nicht nötig.
Für die Auswahl des FETs bitte beachten. Statisch ist nur der RDson 
wichtig. so klein wie es geht. Bei dir sind die dynamischen Werte 
wichtiger:
- Frequenz so hoch wie nötig, falls akustisch bedingt 16kHz sonst 
kleiner
- Cg so klein wie möglich, die muss permanent umgeladen werden
- Cr (Reverskapazität, ist verantwortlich für den Millereffekt) so klein 
wie möglich, das Millertableau ist mit dem Oszi gut zu sehen, hier 
werden die meißten dyn. Verluste verursacht weil der FET im analogen 
Bereich arbeitet
- Uth so hoch wie möglich (4-5V), um so schneller schafft der Treiber 
es, Cg zu entladen, die 5A Sinkstrom gelten nur für die max. 
Spannungsdifferenz und die e-Funktion wird bei kleinen Spannungen immer 
flacher (langsamer)
- Gatewiderstand so klein, wie es der Treiber verträgt 2-5 Ohm
Viel Erfolg
Lothar
PS. da du den HS Teil des Treibers benutzt sollte das mit der Last im 
Sourcekreis kein Problem sein.

[Stephan (stephan_h623)]

Lothar L. schrieb:
> Die Bootstrapdiode ist erforderlich

Ich hab das so verstanden, dass die Bootstrapp-Spannung extern generiert 
wird. Dann brauchts da keine Diode. Wenn die allerdings recht schwach 
auf der Brust ist bräuchte es nochmal nen Kondensator.

Einfach mal die Ugs und U(VB-VS) mit dem Oszi ansehen. Und auch mit 
geringerer Schaltfrequenz testen. Dann sollte der Übeltäter zu finden 
sein.
An den Gatewiderstand mag ich nicht recht glauben. Der macht schon was 
aus, aber bei 16kHz??
Auch mal die Versorgung ansehen. Nicht, dass da eine Induktivität 
werkelt und den FET bei jedem Abschalten in den Durchbruch treibt.

[Michael (Firma: HW Entwicklung) (mkn)]

Die 2,4mR hat der Fet nur bei VGS=10V und 25°C.
0,5W bei 15A bei 100% on. Nicht die Welt.
Wohin entwärmt der Kühlkörper?
Wird der 0,5W nicht los, reicht das zum Aufheizen.

Reduzieren die Schaltfrequenz so weit wie möglich, um die Schaltverluste 
zu minimieren.
16Khz musste für die jüngeren unter uns Pfeifen sie Sau.
Ganz ungünstige Schaltfrequenz und der 600W R hat eine so große 
thermische Masse das wahrscheinlich wenige Hz ausreichen.

Schau Dir VDS an den Flanken an.
Du treibst eine Leitungsinduktivität und einen gewickelten Leistungs-R 
mit nicht unerheblicher Induktivität.
Da sollte zwar die TVS vor dem Fet Avalanche Durchbruch kommen, aber 
check das mal.

Schau Dir auch das Gate Signal am Fet an.
Ggf hast Du da fette Schwingungen wegen schlechter VB oder miesem 
Layout.
Achte auf die Flanken an beiden Seiten.
Wie lange braucht der zum Sperren, wie lange bleibt er bei Einschalten 
auf dem Miller Plateau?

10R finde ich viel am Gate.
Der Fet hat 2,2R intern Du fügts 10R dazu.
Der Treiber könnte 4,5A sink /source.
Real ist das <1A.
Schaltzeiten so knapp wie der EMI Test zulässt und ggf RC Snubber 
verwenden.

Zeig mal den realen Aufbau.

[Lothar L. (lole)]

Hallo,
C65  wird geladen, wenn HO auf Low ist. Dann wird Vs über den 
Lastwiderstand auf Low gezogen und C65 über die Bootstrapdiode von V12P 
aufgeladen. Deswegen auch die max. 95% PWM. Bei 100% wird nix mehr 
geladen. C65 versorgt nicht nur die Gateladung sondern auch den internen 
Teil der Floating Unit des Treibers. Das ist alles nicht nötig, wenn die 
Lowside des Treibers genutzt wird, dann sind die 12V immer da. Nur dann 
muss die Last im Drainkreis liegen.
Mit einer sinnvollen Bauteilauswahl (Treiber ist ok. FET eher nicht, 
s.o.) sollte bei ohmscher Last kein Kühlkörper nötig sein.
Noch einmal, FET mit hoher Drainspannung bedeutet größeres Die weil 
längerer Kanal. Hoher Strom (hier 100A was überfrachtet ist) auch 
größeres Die, der Kanal muss breiter sein. All das führt zu größerer 
Fläche und damit zu höherer Gatekapazität die für die Schaltverluste 
verantwortlich ist. Das Verhältnis Gatekapazität zu Reverskapazität soll 
so groß wie möglich sein, 50+ (Miller Effekt). Und, wie gesagt Uth so 
groß wie möglich, dann wird der analoge Bereich schneller durchlaufen.

[Ben B. (Firma: Funkenflug Industries) (stromkraft)]

> C65  wird geladen, wenn HO auf Low ist.
> Dann wird Vs über den Lastwiderstand auf Low gezogen und C65 über
> die Bootstrapdiode von V12P aufgeladen.
Aber nur wenn die Schaltung eine Bootstrap-Hilfsspannung verwendet.

Setz doch bitte mal Deine Brille auf. Siehst Du da irgendwo 'ne 
Bootstrap-Diode? Also ich nicht.

Im vorliegenden Fall wird der Highside-Treiber von einer isolierten 
Spannungsquelle V12P_ISOL von irgendwo anders versorgt. Daher braucht 
man sich um diese Bootstrap-Dinge nicht zu kümmern, das macht die 
Hilfsspannungsquelle alleine.

> Deswegen auch die max. 95% PWM. Bei 100% wird nix mehr geladen.
Auch darum braucht man sich nicht mehr zu kümmern. Bei einer externen 
Hilfsspannungsversorgung erreicht der Highside-Treiber 100% 
Einschaltdauer, es wird kein Ladezyklus durch die PWM gebraucht.

[Ben (blackstar)]

Ben B. schrieb:
>> Das fehlt die Bootstrapdiode.
> und
>> Dein Treiber arbeitet nur bis ca. 95% Tastverhältnis!
>> Er braucht immer wieder Nachladepulse!
> Braucht er nicht wenn die V12P_ISOL relativ zu VS sind, dann verwendet
> die Schaltung nämlich keine Bootstrap-Hilfsspannung.
>
>> R86 entfernen
> Ist Quatsch, dann handelt man sich evtl. Probleme mit Ringing ein. Man
> könnte probieren wie das mit 4,7 Ohm aussieht oder eine Diode mit der
> Anode zum FET parallelschalten, damit der schneller sperrt, aber ganz
> ohne Gate-Widerstand weiß ich nicht.
>
> Wieso kann man den Widerstand nicht dauerhaft mit einem Pol an Plus
> legen und den anderen gegen Minus schalten? Damit würde man sich den
> ganzen Quark mit dem hochgesetzten Schalttransistor sparen. Wieso 16kHz
> PWM für einen Lastwiderstand wurde ja bereits gefragt.
>
> Deswegen antworte ich nicht mehr auf solche zerstückelten Schaltpläne.


Danke an alle für die vielen Vorschläge! ich versuche auf die einzelnen 
Punkte einzugehen. Ich habe zum Verständnis eine zweite Zeichnung 
angehängt.

Thema Bootstrap-Hilfsspannung:
V12P_ISOL wird extra generiert, siehe Converter auf der rechten Seite 
der Zeichnung. Das reicht m.E. Ich werde wie von Stephan (stephan_h623) 
vorgeschlagen die U(VB-VS) loggen und anschauen.

Thema Diode parallel zum Gate-Widerstand:
Ich habe hier D54 hinzugefügt. Meinst du das?

Thema Widerstand direkt an Plus-Pol:
das will ich nicht weil ich den Lastwiderstand zweipolig 
abschalten/trennen will. Man kann natürlich den MinusPol-FET über PWM 
ansteuern. Das habe ich auch gemacht, und ähnlich hohe Temperaturen in 
der Schaltung erreicht !!!

16kHz für einen Lastwiderstand aus akustischen Gründen. Man kann die 
Heizleistung auch anders (ohne PWM) modulieren, aber das ist hier in 
diesem Thread nicht das Thema.

Und sorry für den zerstückelten Schaltplan. Ich versuche die Diskussion 
auf mein Problem zu fokussieren.

[Ben (blackstar)]

Lothar L. schrieb:

> Der FET ist nicht die beste Wahl. Bei der Uth gilt der eher als Logig-
> Level FET, was richtig schlecht für das Ausschaltverhalten ist, ein 100V
> Typ ist auch nicht nötig.

100V sind erforderlich, da ich bis 60V am Eingang testen will. Den Punkt 
mit dem Logic-Level FET verstehe ich nicht ganz. Welchen FET würdest Du 
verwenden?

> - Cg so klein wie möglich, die muss permanent umgeladen werden

>Der 100nF Kondensator ist zu klein, der FET hat
> immerhin 10nF Gatekapazität. Besser 1µF oder mehr aber als MLC.

Ist das nicht widersprüchlich??

> - Cr (Reverskapazität, ist verantwortlich für den Millereffekt) so klein
> wie möglich, das Millertableau ist mit dem Oszi gut zu sehen, hier
> werden die meißten dyn. Verluste verursacht weil der FET im analogen
> Bereich arbeitet

Hast du bitte einen Link zu diesem Thema? Wo muss ich Cr einbauen?

> - Uth so hoch wie möglich (4-5V), um so schneller schafft der Treiber
> es, Cg zu entladen, die 5A Sinkstrom gelten nur für die max.
> Spannungsdifferenz und die e-Funktion wird bei kleinen Spannungen immer
> flacher (langsamer)
Ich betreibe den Gate mit 12V und das sollte ausreichen.

> - Gatewiderstand so klein, wie es der Treiber verträgt 2-5 Ohm
noch kleiner als 10 Ohm? ok.

[Falk B. (falk)]

Ben schrieb:

> Thema Bootstrap-Hilfsspannung:
> V12P_ISOL wird extra generiert, siehe Converter auf der rechten Seite
> der Zeichnung. Das reicht m.E.

Der scheint Ok zu sein. 1W, 20pF Koppelkapazität zwischen Ein- und 
AUsgang.

> Ich werde wie von Stephan (stephan_h623)
> vorgeschlagen die U(VB-VS) loggen und anschauen.

Was heißt denn "loggen"? Man muss sie mit einem ausreichend schnellen 
Differenztastkopf und Oszilloskop ansehen. Und zwar während des 
Schaltvorgangs.

> Thema Diode parallel zum Gate-Widerstand:
> Ich habe hier D54 hinzugefügt. Meinst du das?

Nein, denn die ist ja nicht parallel. Der Gatewiderstand ist R86. R87 
ist nur ein Pull-Down Widerstand, welche den MOSFET sperren soll, wenn 
die Hilfsspannung ausgeschaltet ist.

> Thema Widerstand direkt an Plus-Pol:
> das will ich nicht weil ich den Lastwiderstand zweipolig
> abschalten/trennen will. Man kann natürlich den MinusPol-FET über PWM
> ansteuern. Das habe ich auch gemacht, und ähnlich hohe Temperaturen in
> der Schaltung erreicht !!!

Die jetzt nicht wirklich dramatisch sind.

> 16kHz für einen Lastwiderstand aus akustischen Gründen.

Es lebe das Halbwissen. Wenn die mechanische Konstruktion nicht totaler 
Mist ist, machen ohmsche Widerstände bei PWM keine Geräusche. Das 
Problem haben eher Drosseln, wo sowohl die Wicklungen mechanisch 
schwingen können, wenn sie nicht sauber gewickelt und verklebt sind oder 
die Kerne durch Magnetostriktion anfangen zu pfeifen.

> Man kann die
> Heizleistung auch anders (ohne PWM) modulieren,

Es reicht hier, mit DEUTLICH kleinerer Frequenz zu arbeiten. 16kHz sind 
Unfug. Du kannst je mal den Test machen. Betreibe deine PWM mit 10-20 Hz 
und prüfe die Temperatur. Oder schalte einfach statisch auf 100% PWM, 
dann gibt es ganz sicher keine Schaltverluste.

C65 wurde schon als zu klein bemängelt, da sollten eher 1uF hin, denn 
dein MOSFET hat sehr viel Gatekapazität.

[Falk B. (falk)]

Ben schrieb:
>> Der FET ist nicht die beste Wahl. Bei der Uth gilt der eher als Logig-
>> Level FET, was richtig schlecht für das Ausschaltverhalten ist, ein 100V
>> Typ ist auch nicht nötig.
>
> 100V sind erforderlich, da ich bis 60V am Eingang testen will. Den Punkt
> mit dem Logic-Level FET verstehe ich nicht ganz.

Der ist auch nicht wirklich relevant. Auch einen Logic Level MOSFET kann 
so ein Treiber sauber ausschalten.

>> - Cg so klein wie möglich, die muss permanent umgeladen werden
>
>>Der 100nF Kondensator ist zu klein, der FET hat
>> immerhin 10nF Gatekapazität. Besser 1µF oder mehr aber als MLC.
>
> Ist das nicht widersprüchlich??

Nö. Denn die Ladung zum Aufladen des Gates kommt in den ersten paar 
hundert Nanosekunden NUR aus C65 bzw. C67! Ist der zu klein, sackt die 
Versorgungsspannung beim Einschaltvorgang ab. Wenn du Pech hast, spricht 
sogar die Unterspannungsabschaltung des Treibers an und schaltet den 
MOSFET wieder aus!

>> - Cr (Reverskapazität, ist verantwortlich für den Millereffekt) so klein
>> wie möglich, das Millertableau ist mit dem Oszi gut zu sehen, hier
>> werden die meißten dyn. Verluste verursacht weil der FET im analogen
>> Bereich arbeitet
>
> Hast du bitte einen Link zu diesem Thema? Wo muss ich Cr einbauen?

Gar nicht, der steckt unvermeidlich im MOSFET.

>> - Uth so hoch wie möglich (4-5V), um so schneller schafft der Treiber
>> es, Cg zu entladen, die 5A Sinkstrom gelten nur für die max.
>> Spannungsdifferenz und die e-Funktion wird bei kleinen Spannungen immer
>> flacher (langsamer)
> Ich betreibe den Gate mit 12V und das sollte ausreichen.

Reicht auch. Er meint aber was anderes, aber das stimmt so nicht. Wie 
schon gesagt, kann man auch Logic Level MOSFETs sauber und schnell 
ausschalten.

>> - Gatewiderstand so klein, wie es der Treiber verträgt 2-5 Ohm
> noch kleiner als 10 Ohm? ok.

Der hat die Aufgabe, den Stromkreis zwischen Treiber und Gate soweit zu 
dämpfen, daß die parasitären Schwingungen beim Schalten minimiert 
werden. Allerdings begrenzt er auch den Umladestrom. Also muss er auch 
möglichst minimiert werden. Das muss man probieren und RICHTIG messen.

Wie sieht denn die Verdrahtung zwischen Treiber und MOSFET aus? Zeig mal 
ein Bild vom realen Aufbau.

[Enrico E. (pussy_brauser)]

Falk B. schrieb:
> Wie sieht denn die Verdrahtung zwischen Treiber und MOSFET aus? Zeig mal
> ein Bild vom realen Aufbau.

Das wäre tatsächlich mal ganz interessant. Damit der Mosfet bei einer 
Versorgungsspannung von 60V zuverlässig ein- und ausgeschaltet werden 
kann, muss die Spannung am Gate zwischen über 60V und GND gefahren 
werden, sonst kann er nie richtig ausgeschaltet werden.

Erstaunlich, laut Dabla schafft der kleine LF2190 das sogar locker (max. 
624V).

[Falk B. (falk)]

Enrico E. schrieb:
> Das wäre tatsächlich mal ganz interessant. Damit der Mosfet bei einer
> Versorgungsspannung von 60V zuverlässig ein- und ausgeschaltet werden
> kann, muss die Spannung am Gate zwischen über 60V und GND gefahren
> werden, sonst kann er nie richtig ausgeschaltet werden.

Er hat eine galvanisch getrennte Versorgung für die Ausgangsseite des 
Treibers!

> Erstaunlich, laut Dabla schafft der kleine LF2190 das sogar locker (max.
> 624V).

Das ist Standard bei solchen Halbbrückentreibern. Für einige scheint es 
Neuland (tm) zu sein.

[Harald W. (wilhelms)]

Falk B. schrieb:

> Es reicht hier, mit DEUTLICH kleinerer Frequenz zu arbeiten. 16kHz sind
> Unfug. Du kannst je mal den Test machen. Betreibe deine PWM mit 10-20 Hz
> und prüfe die Temperatur.

...und den Störschall. Ich glaube kaum, das man
die 10...20Hz wirklich hören wird. 16kHz dagegen
können junge Menschen durchaus hören.

[Ben (blackstar)]

Ich habe nun die dritte Zeichnung hochgeladen mit der vorgeschlagenen 
Diode D54 an der richtigen Stelle (ich hatte vorher einen Denkfehler).
Nach meinem Verständnis soll die Anode so nah wie möglich am Gate 
verdrahtet werden.
Aber ich probiere erstmal einen kleineren Widerstand R86.
Bilder aus dem Oscilos. folgen..

[Ben B. (Firma: Funkenflug Industries) (stromkraft)]

> Nach meinem Verständnis soll die Anode so nah wie möglich
> am Gate verdrahtet werden.
Empfehlenswert (genau wie der Gate-Widerstand), aber nicht unbedingt 
nötig. Wenn das Design sowieso so schlecht ist, daß sich der Gate-Pfad 
ausreichend Störungen für eine Fehlfunktion fängt, dann wird's dadurch 
nicht nennenswert besser.

[Mani W. (e-doc)]

Gate-Source Widerstand 200K ?

[Lothar L. (lole)]

Das mit Deiner potentialfreien ist jetzt klar. Ist zwar recht viel 
Aufwand, da der Treiber das ja könnte, aber ok. Dann gehen natürlich 
auch 100% PWM.
Nun noch mal zu Logik FET. Zum Ausschalten bringt man jeden FET, nur in 
welcher Zeit. Die Entladung der Gatekapazität erfolgt nach einer 
e-Funktion. Nun mal die mal auf, von 12V auf null und schau Dir die 
Steilheit bei 4,5V und bei 2V an. Die Uth sinkt übrigens weiter, wenn 
das Teil warm wird. Die Diode am Gate wird Dir schon viel helfen.
Die Reverskapazität ist die Drain-Gate-Kapazität. Wenn der FET 
ausschaltet und die Drainspannung recht schnell ansteigt wird über 
dieses C Ladung ins Gate eingespeist und der Spannungshub ist 40V in 
einigen Nanosekunden.  Das ist der Millereffekt. Der wirkt sich auch 
stärker aus, wenn Uth kleiner ist. Hier 
http://fmh-studios.de/theorie/mosfet/schaltverhalten/ recht vereinfacht 
erklärt. Die Praxis sieht noch etwas komplizierter aus. Bei 16kHz, was 
nicht gerade viel ist, fangen auch Leitungslängen an, eine Rolle zu 
spielen. Die 16kHz sind Rechteck. Um so kürzer die Flanken dU/dt om so 
höher die Oberwellen, die locker in den UKW Bereich gehen. Das siehst Du 
dann im EMV Labor, oder besser nicht, sonst gib es die nächste Schleife 
in der Optimierung. Dann fängst Du an über ganz andere FETs nachzudenken 
Siliziumkarbit ist da um Einiges besser, aber auch wesentlich teurer.

[Ben B. (Firma: Funkenflug Industries) (stromkraft)]

> Gate-Source Widerstand 200K ?
Das ist sowieso nur ein Angstwiderstand, könnte man auch weglassen.

[Peter D. (peda)]

Ben schrieb:
> Thema Widerstand direkt an Plus-Pol:
> das will ich nicht weil ich den Lastwiderstand zweipolig
> abschalten/trennen will.

Es bleibt immer noch die Bodydiode des FET aktiv.
Eine echte Trennung geht nur über Relais oder antiserielle FETs.

[Ben (blackstar)]

Hallo nochmal,
ich habe das vorläufige Ergebnis der Messungen angehängt. Die 
Versorgungsspannung beträgt in diesem Fall ca. 16V.
Die Last hat einen hohen induktiven Anteil. Dagegen wird noch 
gearbeitet.
Mich interessieren eure Meinungen zu den Flanken U_GS und U_DS.

Sind die Anstiegszeiten akzeptabel?

lässt sich daraus die Ursache für die Erwärmung feststellen?

[Falk B. (falk)]

Ben schrieb:
> Hallo nochmal,
> ich habe das vorläufige Ergebnis der Messungen angehängt. Die
> Versorgungsspannung beträgt in diesem Fall ca. 16V.

Hmm.

> Die Last hat einen hohen induktiven Anteil. Dagegen wird noch
> gearbeitet.

Wieso? Man kann auch induktive Lasten schalten, das ist bei weitem nicht 
so problematisch wie das die meisten Anfänger denken. Jeder 
Frequenzumrichter in der Industrie macht das.

> Mich interessieren eure Meinungen zu den Flanken U_GS und U_DS.
>
> Sind die Anstiegszeiten akzeptabel?

Wie hast du die denn gemessen? Wo hast du die Masse von deinem Oszi 
angeklemmt? Denn so eine High Side Messung ist nicht ganz einfach.

> lässt sich daraus die Ursache für die Erwärmung feststellen?

Sag mal, liest du auch ab und an was geschrieben und empfohlen wird?

[Uwe S. (bullshit-bingo)]

Für nur 16KHz sieht es am Gate sehr schlecht aus. Besonders der 
Enladevorgang, das sind doch locker zwei Mikrosekunden, wenn nicht drei! 
Trotz Diode überm Gatewiderstand, so langsam? Da haut was nicht hin.

Wie lang in cm ist denn die komplette Schleife 
Treiber-Gatewiderstand-Gate-Source-Treiber?

[Ben (blackstar)]

Falk B. schrieb:

> Wie sieht denn die Verdrahtung zwischen Treiber und MOSFET aus? Zeig mal
> ein Bild vom realen Aufbau.


Hallo Falk,
hier der Aufbau mit etwas Text.
Bei Fragen bitte zurückmelden.

[Ben (blackstar)]

Uwe S. schrieb:
> das sind doch lock

Falk B. schrieb:
> Sag mal, liest du auch ab und an was geschrieben und empfohlen wird?

Ja das mache ich natürlich.
ich fange heute an die Frequenz zu reduzieren.
C65 und R86 zu ändern wird noch etwas dauern. habe die Teile nicht 
vorrätig

>Wie lang in cm ist denn die komplette Schleife
>Treiber-Gatewiderstand-Gate-Source-Treiber?

alles relativ dicht beieinander wie auf dem Photo: wenige mm bis 2cm.
Ich vermute dass die Leiterbahn P_IN von oben nach unten zu D55 
verlaufend etwas problematisch ist und Störungen verursacht

[Falk B. (falk)]

Ben schrieb:
> Hallo Falk,
> hier der Aufbau mit etwas Text.
> Bei Fragen bitte zurückmelden.

Dein Layout ist nicht so gut verständlich, da sollte man besser beide 
Lagen in einem Bild haben. Ich vermisse die direkte Verbindung von 
Source zum Treiber. Der Gatestromkreis sollte so kurz und engmaschig wie 
möglich sein. Zeichne den mal im Layout ein.

http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler

C65 gehört NAH und mit kurzen, direkten Anschlüssen an IC2, deinen 
Treiber!
Wieso gibt es keine direkte Verbindung vom Treiber zu R86? Warum die 
VIAs?

Alles in Allem wirkt dein Layout komisch.

[Uwe S. (bullshit-bingo)]

Falk B. schrieb:
> Ich vermisse die direkte Verbindung von
> Source zum Treiber.

Hab´ ich auch nicht gefunden, aber sie muss ja eh da sein, sonst liefe 
ja nichts.
Diese elend flachen Flanken kommen einfach nur von dem 10R. Die Diode 
scheint ja bisher auch noch nicht drin zu sein. Und wenn man sich bei 
dem Mosfet mal die Millerkapazität im Diagramm ansieht, na dann gute 
Nacht...der startet mit über 5nF, und sie geht bis 10V am Drain kaum 
runter. Bedeutet jede Menge benötigte Ladung. Das Ding für schnelles 
Schalten auszuloben, ist schon ein starkes Stück. Richtig gut wird es 
mit dem Mosfet nie.
An Stelle des TO würde ich gar nichts verändern, einfach nur einen 
besseren Mosfet suchen. Z.B. bei Mouser geht das doch sehr gut über die 
parametrische Suche.

[Ben (blackstar)]

Falk B. schrieb:

> Dein Layout ist nicht so gut verständlich, da sollte man besser beide
> Lagen in einem Bild haben.

ich bin mir unsicher ob das hilft. Die Platine ist 4-lagig.
Im Anhnag zwei Lagen Top und Bottom.

>Ich vermisse die direkte Verbindung von Source zum Treiber. Der >Gatestromkreis 
sollte so kurz und engmaschig wie möglich sein. Zeichne den >mal im Layout ein.
>
Die direkte Verbindung Source zum Treiber befindet sich in der 
Zwischenlage (in violett)
>
> C65 gehört NAH und mit kurzen, direkten Anschlüssen an IC2, deinen
> Treiber!

ist er auch, über zwei Vias und nur wenige mm Leiterbahn (s. Anhang)
In Schwarz ebenfalls die Verbindung Gate-R86-Treiber (R86 liegt nah am 
Gate)

> Wieso gibt es keine direkte Verbindung vom Treiber zu R86? Warum die
> VIAs?
>
Ich habe andere Bauteile und kann nicht alles unmittelbar miteinander 
verbinden

>Trotz Diode überm Gatewiderstand, so langsam? Da haut was nicht hin.

Ich habe noch keine Diode überm Gatewiderstand. Das hat jemand im Thread 
vorgeschlagen.

[Falk B. (falk)]

Ben schrieb:

> ich bin mir unsicher ob das hilft. Die Platine ist 4-lagig.
> Im Anhnag zwei Lagen Top und Bottom.

Naja, scheint ja halbwegs zu passen.

> Die direkte Verbindung Source zum Treiber befindet sich in der
> Zwischenlage (in violett)

Seh ich nicht, glaube ich aber mal.

>> C65 gehört NAH und mit kurzen, direkten Anschlüssen an IC2, deinen
>> Treiber!
>
> ist er auch, über zwei Vias und nur wenige mm Leiterbahn (s. Anhang)
> In Schwarz ebenfalls die Verbindung Gate-R86-Treiber (R86 liegt nah am
> Gate)

OK.

Naja, Das Layout ist in erster Näherung OK, auch wenn da immer 
Verbesserungspotential besteht. Mach den Test mit statischem Schalten 
bzw. DEUTLICH niedriger PWM-Frquenz (10-20 Hz). Dann weißt du, daß du zu 
90% Schaltverluste hast.

[Michael (Firma: HW Entwicklung) (mkn)]

Ben schrieb:
> Meinungen zu den Flanken U_GS und U_DS.

Grottenlangsam und Grund der Erwärmung.
Falscher Fet, zu großer Gate R, hohe Induktivität durch zu dünne und 
lange Gate Leiterbahn, kein RC Snubber an DS.

Da Du aber scheinbar einfach nicht willens bist den einfachsten aller 
Vorschläge umzusetzen und mit wenigen Hz zu schalten, bleibt Dir dann 
nur unsinnig hochfrequent zu schalten und all das auf die harte Tour zu 
lernen das es braucht bis man das kann, ohne hohe Verluste und ohne 
massive EMI.

[Falk B. (falk)]

Michael schrieb:
> Grottenlangsam und Grund der Erwärmung.
> Falscher Fet, zu großer Gate R,

Ja.

> hohe Induktivität durch zu dünne und
> lange Gate Leiterbahn,

Nein. Die paar Dutzend nH kannst du in den Skat drücken!

> kein RC Snubber an DS.

Ist nicht zwingend.

[Michael (Firma: HW Entwicklung) (mkn)]

Falk B. schrieb:
> Die paar Dutzend nH kannst du in den Skat drücken!
Die Menge macht das Gift.
Die Induktivität verschlechtert die Flankenzeiten und bildet mit der 
Gate Kapazität einen LC Schwingkreis.

Falk B. schrieb:
>> kein RC Snubber an DS.
> Ist nicht zwingend.
Nichts ist zwingend.
Am Ende muss man aber durch den EMI Test und kein Snubber + steile 
Flanken klingelt ganz wunderbar.

[Uwe S. (bullshit-bingo)]

Michael schrieb:
> Die Induktivität verschlechtert die Flankenzeiten

Das haben wir ja alle vermutet. Aber sieh dir mal diese Flanken an, um 
das per Leitungsinduktivität zu schaffen, bräuchte es ja ganze Meter.
Das ist es nicht.
Besserer Mosfet und/oder den 10R verringern. Mehr braucht es kaum.
Er sollte es vor allem über den Mosfet machen, sonst klingelt es in der 
Tat bald. Irgend nen neueren Optimos oder sowas, und dazu vielleicht 
4R7, fertig. Da erzeugt das Ding locker 2/3 weniger Wärme.

[Ben (blackstar)]

Uwe S. schrieb:

> Er sollte es vor allem über den Mosfet machen,

von Michael (Firma: HW Entwicklung)

>Falscher Fet


Schlägt mir bitte ein konkretes lieferbares Bauteil vor!
Es wird mit 60V und bis 20A betrieben. Gehäuse idealerweise TO-220 wegen 
dem Layout.
danke vorab!

[Uwe S. (bullshit-bingo)]

Ben schrieb:
> Schlägt mir bitte ein konkretes lieferbares Bauteil vor!

Die Suche bei Mouser beherrschst du?

Schon der erste Griff in die Bauteilkisten brachte besser geeignete Fets 
hervor: IPP030N10N3GXKSA1.
Jetzt suche aber bitte nicht nur nach diesem, es gibt inzwischen 
sicherlich bessere. Du solltest auch beim Rds etwas mehr zulassen.

TO220 schränkt die Suche natürlich etwas ein.

[Michael (Firma: HW Entwicklung) (mkn)]

Uwe S. schrieb:
> das per Leitungsinduktivität zu schaffen
Ja, ist alles richtig.
Es ist nur ein Punkt den man generell beim Desing berücksichtigen 
sollte.
In diesem Design liegt es am großen R + großer Gate Kapazität.

Ben schrieb:
> Schlägt mir bitte ein konkretes lieferbares Bauteil vor!
Du bist mit der parametrischen Suche bei z.B. Mouser nicht vertraut?
Lieferbare Fets im TO220 mit < 30nC Gate Charge, >= 30A, <=10mR RDSon 
und Uds >=100V: 13Stk

Dein Fet ist super, wenn Du mit der Frequenz deutlich runtergehst.
Du kannst einen der überaus zahlreichen und durchaus verfügbaren Fets 
nehmen die eine geringere Gate Kapazität haben, den Gate-R deutlich 
verringern, die Diode zum schnellen sperren einsetzen und die 
Schaltverluste runterdrücken damit.

Und zeitgleich die Störungen rauf, die Dich dann durch den EMI test 
rappeln lassen, mit induktiven Spitzen die den Fet in den Avalanche 
Durchbruch treiben und mit einem zusätzlichen RC Snubber der wieder 
Abwärme produziert.

Aber niemand ausser Dir versteht warum Du darauf bestehst einen Last R 
mit 16Khz PWM zu betreiben, um dann all die Probleme lösen zu müssen die 
sich daraus ergeben.
Du könntest es so einfach haben.
Alles lassen wie es ist, nur die Frequenz runter.

[Mani W. (e-doc)]

Mir ist bis jetzt schleierhaft, warum der TO 16,6 KHz braucht...

1.6 KHz oder 166 Hz würden es wohl auch tun, da gibt es kein
Problem mit den Flanken...

1ch habe für viele Zwecke 180 Hz genutzt - Null Problemo...

[Uwe S. (bullshit-bingo)]

Lasst ihn doch bei seiner gewünschten Frequenz. Dafür gibt es sicher 
Gründe, und 16KHz sind ja nun wahrlich keine Herausforderung.
Ich würde nicht mal nachfragen, wenn er 1MHz bräuchte. Im Gegenteil, da 
würde es erst richtig spannend.
Außerdem, wenn man es mal nüchtern betrachtet, wird am Ende doch eh sehr 
selten was von realem Nutzen gebaut, sehr viel öfter ist der Weg das 
Ziel.

[Mani W. (e-doc)]

Uwe S. schrieb:
> 16KHz sind ja nun wahrlich keine Herausforderung.

Doch! Problem des TO...

Dein Nickname ist passend...

[Michael (Firma: HW Entwicklung) (mkn)]

Uwe S. schrieb:
> 16KHz sind ja nun wahrlich keine Herausforderung.
Worum dreht sich dann dieser Thread?

Der TO hat bereits gesagt wozu er die 16Khz braucht. Wegen der 
Unhörbarkeit, was natürlich nur für uns alte Säcke stimmt.
Warum er allerdings bei einem derart trägen Klops, wie einem 600W 
Heizelement, nicht auch UNTER den Hörbereich gehen kann, z.B. 20Hz, sagt 
er nicht.

[Uwe S. (bullshit-bingo)]

Michael schrieb:
>> 16KHz sind ja nun wahrlich keine Herausforderung.
> Worum dreht sich dann dieser Thread?

Er dreht(e) sich allein um die Aufbaufehler des TO. Nicht um echte 
technische Hürden. Oder sind 16KHz in ne ohmsche Last jetzt schon 
Raketentechnik?

Michael schrieb:
> Warum er allerdings bei einem derart trägen Klops, wie einem 600W
> Heizelement, nicht auch UNTER den Hörbereich gehen kann, z.B. 20Hz, sagt
> er nicht.

Ein Rechtecksignal ist immer hörbar, auch unter 20Hz.

[M. K. (sylaina)]

Mani W. schrieb:
> Mir ist bis jetzt schleierhaft, warum der TO 16,6 KHz braucht...

Die Bahn kommt....zumindest kenne ich 16,6kHz spontan nur von der 
Bahntechnik her, könnte also ein Projekt dafür sein. Oder doch was ganz 
anderes, der TO wird es wissen.

[Stefan K. (stk)]

M. K. schrieb:
> Die Bahn kommt....zumindest kenne ich 16,6kHz spontan nur von der
> Bahntechnik her

Wofür werden da 16,6 kHz genutzt?
Ich kenne nur den Bahnstrom mit 16,7 Hz.

[M. K. (sylaina)]

Ach ja, waren ja gar keine kHz sondern nur Hz...hab ich mich vertan.

[Thomas (kosmos)]

bei dieser niedrigen Frequenz von 16 kHz kann man das Gate auch mit 
einem Pullup-Widerstand von wenigen 100 Ohm hochziehen und mit einem 
kleinen FET das Gate gegen Masse schalten.

Um welche Last handelt es sich nun? Wenn man die Spule zu lange bestrom 
und diese gesättigt ist, geht der induktive Widerstand gegen null und es 
greift nur noch der ohmsche, und der ist dann meist viel geringer so das 
der Transistor das nicht packt. Es kann also erforderlich sein die 
Einphase zu verkürzen.

Umso öfter man so einen ineffiziente lange Schaltflanke pro Zeiteinheit 
hat desto stärker ändert sich das Verhältnis vom effizienten 
Schaltbetrieb in den ineffizienten Linearbetrieb.

[Ben (blackstar)]

Uwe S. schrieb:
> Schon der erste Griff in die Bauteilkisten brachte besser geeignete Fets
> hervor: IPP030N10N3GXKSA1.

Die Antwort verwirrt mich etwas. Ich sehe nicht, wieso dieses FET eine 
bessere Gate Kapazität als mein Bauteil hat !! Hier nochmal der 
Vergleich

Mein FET TK2R9E10PL hat eine Input capacitance C_iss von 9500 pF
total gate charge Q_g ist 161 nC

der vorgeschlagene IPP030N10N3GXKSA1 hat laut DB folgende Werte:
C_iss 11100 pF
und Q_g 155 nC
https://www.farnell.com/datasheets/1849753.pdf

Übersehe ich hier etwas?
Ich hänge nicht fest an diesem Artikel, aber ich hätte gerne den 
Unterschied ggfls. verstanden.
Danke vorab!

[Uwe S. (bullshit-bingo)]

Ben schrieb:
> Übersehe ich hier etwas?

Ja. Die Verluste werden hauptsächlich in den Umschaltmomenten erzeugt. 
Insbesondere an dem Punkt, an dem die Gatespannung kaum fällt/steigt. In 
diesem Moment steigt/fällt die Drainspannung gerade drastisch, 
lädt/entlädt daher das Gate über die Millerkapazität. Stell´ dir das 
einfach als Kondensator zwischen Drain und Gate vor. Dieser sollte bei 
einem guten Mosfet so klein wie irgend möglich sein.

Bau einfach solch einen Mosfet ein, nebst 4R7, und du wirst staunen, wie 
wenig Wärme noch erzeugt wird.
Leider willst du TO220. Anderweitig gäbe es inzwischen noch deutlich 
bessere Mosfets.

[Michael (Firma: HW Entwicklung) (mkn)]

Uwe S. schrieb:
> Ben schrieb:
>> Übersehe ich hier etwas?
>
> Ja.
Nein, denn:

Ben schrieb:
> TK2R9E10PL C_iss von 9500 pF, Q_g ist 161 nC
> der vorgeschlagene IPP030N10N3GXKSA1 hat C_iss 11100 pF und Q_g 155 nC

Damit sind beide zweite Wahl für HF Schalter.

Der IPP ist nunmehr >12J alt. Damals waren das ganz gute Werte.
Meist werden Induktivitäten geschaltet.
D.H. beim Einschalten entsteht kaum Verlust, weil der Strom verzögert 
fließt. Beim R ist das anders.

Es bleibt also die die Binsenweisheit, das man entweder mit einem auf 
niedrigen RDSon getrimmten Fet langsam schalten kann und an den Flanken 
verliert, mit einem schnellen Fet schnell schalten kann und dafür mehr 
Durchlassverluste in kauf nimmt, oder mit einem teuren Fet schnell und 
mit niedrigem RDSon.
Schnell heißt auch immer EMI. Also Snubber und ggf Filter, die aber auch 
Verluste machen.

Man schaltet HF um Induktivitäten und Kapazitäten klein halten zu 
können.
Bei einem Last R gibt es keinen Grund dafür aber viele dagegen.

Wer A sagt muss nicht auch B sagen.
Er kann auch erkennen das A falsch war.
Ich habe das nie verstanden warum manche Entwickler sklavisch bei einer 
undurchdachten Vorgabe bleiben.
Der Entwickler ist nicht der Fertigungsroboter am Ende der 
Entscheidungskette. Er ist der Partner der Entscheidungsträger und zeigt 
ihnen proaktiv die zu erwartenden Kosten der verschiedenene 
Möglichkeiten auf und beeinflußt dadurch ihre Entscheidungen hin zu 
einem Ergebniss das beiden Seiten dient.
Oder er zieht am Ende, wenn es um die Schuldzuweisung von oben nach 
unten geht, kühl lächelnd das Gesprächsprotokoll heraus auf dem steht:
'Kann man so machen, wird teurer, wird Probleme im EMI Labor machen, 
wird wahrscheinlich zu Nacharbeiten und Testwiederholung führen. Besser 
wäre xyz.'