Forum: Mikrocontroller und Digitale Elektronik Attiny - External Clock - Duty Cycle?


von Dirk N. (dirkn)


Lesenswert?

Hallo,

Ich beabsichtige, einen Attiny (44 oder 84) mit einem 10 MHz OCXO zu 
takten. Habe dann aber leider erst direkt nach dem Bezahlen der online 
Bestellung festgestellt, dass der duty cycle bei 45/55 liegt. Ist das 
ein (großes) Problem? Welche Effekte hätte ich zu erwarten?

Die Datenblätter schweigen sich aus, lediglich AVR042 macht eine 
Randbemerkung, dass eine Abweichung von 50/50 problematisch ist 
(externer Resonator: "However, unbalanced capacitive loads will affect 
the duty cycle of the
oscillation and therefore one should in general not use unbalanced 
capacitive loads").

Hat hier jemand Erfahrung damit?

von Jörg W. (dl8dtl) (Moderator) Benutzerseite


Lesenswert?

Dirk N. schrieb:
> Die Datenblätter schweigen sich aus

Nö: "Electrical characteristics" -> "External Clock Drive".

Letztlich ist 60/40 (sofern die rise/fall time vernachlässigbar klein 
ist) sogar noch bis zur maximalen Taktfrequenz zulässig; lediglich bei 
"krummeren" Verhältnissen als 60/40 könnte man die maximale Taktfrequenz 
nicht mehr ausnutzen. Bei 10 MHz bist du mit 60/40 also ab 2,7 V 
Betriebsspannung im datenblattmäßig zulässigen Bereich.

von Max M. (jens2001)


Lesenswert?

Dirk N. schrieb:
> OCXO

Dirk N. schrieb:
> AVR042

Dirk N. schrieb:
> externer Resonator: "However, unbalanced capacitive loads will affect
> the duty cycle of the

Was hat das miteinander zu tun?

von Dirk N. (dirkn)


Lesenswert?

Max M. schrieb:
> Dirk N. schrieb:
>> OCXO
>
> Dirk N. schrieb:
>> AVR042
>
> Dirk N. schrieb:
>> externer Resonator: "However, unbalanced capacitive loads will affect
>> the duty cycle of the
>
> Was hat das miteinander zu tun?

Der OCXO mit unbalanced nichts. Aber die Warnung in der AVR042 vorm vom 
Ideal abweichenden duty cycle. Ob der jetzt durch unbalanced load bei 
externem Resonator oder durch den Vollmond entsteht, ist egal. Es geht 
um die Aussage, die Atmel in der AVR042 gemacht hat.

Also formulieren ich noch mal um: wie kritisch ist ein von 50/50 
abweichender Duty Cycle bei Verwendung eines externen Taktes (nicht: 
Quarzes)?

von Klaus H. (hildek)


Lesenswert?

Dirk N. schrieb:
> wie kritisch ist ein von 50/50
> abweichender Duty Cycle bei Verwendung eines externen Taktes

Ohne eigene Erfahrung an der Stelle:
Meiner Ansicht nach wird das erst eng, wenn du an der Grenze der maximal 
spezifizierten Frequenz bist. Wobei da sicher auch noch etwas Luft ist. 
Die Überlegung ist: die High- bzw. Lowdauer ist ja bei der maximalen 
Taktfrequenz am geringsten und solange diese Zeiten bei langsameren 
Takten eingehalten wird, wird es kein Problem geben.
Das deckt sich mit der Aussage von Jörg W. oben.

von Axel S. (a-za-z0-9)


Lesenswert?

Dirk N. schrieb:
> Also formulieren ich noch mal um: wie kritisch ist ein von 50/50
> abweichender Duty Cycle bei Verwendung eines externen Taktes (nicht:
> Quarzes)?

Dann wiederhole ich, was schon mal gesagt wurde: das steht im 
Datenblatt! Electrical Characteristics -> Clock Characteristics -> 
External Clock Drive

Und es ist abhängig von der Betriebsspannung. Wenn du den ATTiny24 bspw. 
mit 4.5 .. 5V versorgst, beträgt die minimale H-Zeit genauso wie die 
minimale L-Zeit 20ns. Bei 10Mhz = 100ns Periodendauer sind dann bei 
Vernachlässigung von Rise- und Fallzeiten zwischen 20:80 bis 80:20 
möglich.

Und selbst bei den maximal erlaubten 20Mhz wären es noch 40:60 ... 60:40 
(wieder: bei Vernachlässigung von Rise-/Fallzeiten). Wenn dein 
Taktsignal allerdings 5ns Rise- und Fallzeit haben sollte, dann bleiben 
bei 20MHz nur noch exakt 50:50 übrig.

von Norbert S. (norberts)


Lesenswert?

Dirk N. schrieb:
> Der OCXO mit unbalanced nichts. Aber die Warnung in der AVR042 vorm vom
> Ideal abweichenden duty cycle. Ob der jetzt durch unbalanced load bei
> externem Resonator oder durch den Vollmond entsteht, ist egal. Es geht
> um die Aussage, die Atmel in der AVR042 gemacht hat.

Beim externen Resonator kommt aber auch kein Rechteck sondern eher sowas 
wie Sinus. Dadurch wird dann der H- oder der L-Pegel nicht mehr 
erreicht. Daher ist das hier einfach komplett unpassend.

von Dirk N. (dirkn)


Lesenswert?

Jörg W. schrieb:
> Dirk N. schrieb:
>> Die Datenblätter schweigen sich aus
>
> Nö: "Electrical characteristics" -> "External Clock Drive".

Da hab ich dann wo was übersehen. Danke.
> Letztlich ist 60/40 (sofern die rise/fall time vernachlässigbar klein
> ist) sogar noch bis zur maximalen Taktfrequenz zulässig; lediglich bei
> "krummeren" Verhältnissen als 60/40 könnte man die maximale Taktfrequenz
> nicht mehr ausnutzen. Bei 10 MHz bist du mit 60/40 also ab 2,7 V
> Betriebsspannung im datenblattmäßig zulässigen Bereich.

Merci vielmals.

von Dirk N. (dirkn)


Lesenswert?

Axel S. schrieb:
> Dann wiederhole ich, was schon mal gesagt wurde: das steht im
> Datenblatt! Electrical Characteristics -> Clock Characteristics ->
> External Clock Drive
>

Jadoch!ich hab's jetzt ja!

Meine Antwort bezog sich auf den Postvon Max M (Jens).

> Und es ist abhängig von der Betriebsspannung. Wenn du den ATTiny24 bspw.
> mit 4.5 .. 5V versorgst, beträgt die minimale H-Zeit genauso wie die
> minimale L-Zeit 20ns. Bei 10Mhz = 100ns Periodendauer sind dann bei
> Vernachlässigung von Rise- und Fallzeiten zwischen 20:80 bis 80:20
> möglich.
>
> Und selbst bei den maximal erlaubten 20Mhz wären es noch 40:60 ... 60:40
> (wieder: bei Vernachlässigung von Rise-/Fallzeiten). Wenn dein
> Taktsignal allerdings 5ns Rise- und Fallzeit haben sollte, dann bleiben
> bei 20MHz nur noch exakt 50:50 übrig.

Über rise bzw fall times hab ich im Datenblatt des OCXO nicht, aber da 
die Frequenz 10 MHz beträgt und ich das Teil eh mit 5V versorgen muss, 
wird der Attiny auch mit 5V laufen.

Ich bin deutlich entspannter jetzt ;)

Danke für die Aufklärung.

von Ralf K. (kurtx)


Lesenswert?

So mancher externe Oszillator hoher Frequenz-Qualität hat nicht
unbedingt den passenden Pegel und den passenden mittleren DC-Level.

Man nehme einen Spannungsteiler je 100 ... 220 kOhm von V+ nach V-, 
Mittelabgriff nach F-in und von dort mit 100 pF ... 1 nF zum Oszillator.

Die Logikschwellen üblicher µCs von V+/2 +/-10...20% werden unterstützt, 
extreme duty cycle werden abgeschwächt.

Das dürfte in 99% der Fälle sicher (!) funktionieren.

von Jörg W. (dl8dtl) (Moderator) Benutzerseite


Lesenswert?

Ralf K. schrieb:
> Das dürfte in 99% der Fälle sicher (!) funktionieren

"Sicher" funktioniert, was das Datenblatt beschreibt, und das verlangt 
Logikpegel, kein "clipped sine wave".

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.