|
Anzeige
|
Funktion 74HC123D unklarHallo, ich werde aus dem Datenblatt nicht schlau. Kann mir bitte jemand die Funktion der gezeigten Schaltung nennen ? Einschaltverzögerung oder Abschaltverzögerung ?
Angehängte Dateien:
Da die Eingänge 1 (negative Flanke) und 2 (positive Flanke) beide angeschlossen sind, löst das Monoflop bei beiden Flanken eine Impuls am Ausgang aus. In welchem Datenblatt hast du das gefunden? Bitte verlinken! Weder bei Nexperia noch bei Toshiba kann ich das finden. Sieht auch gar nicht nach Datenblattauszug aus (R8, C69 kommen da sicher nicht vor). Meiner Ansicht nach funktioniert eine Verbindung von normalen und invertierten Triggereingang überhaupt nicht. Ansonsten ist das ein Monoflop, dass je nach Eingangsbeschaltung auf die positive oder negative Flanke reagiert und dann einen Impuls macht mit der durch R und C festgelegten Dauer.
Ist aus einem alten Schaltplan, der wohl so funktioniert hat.....
Welches Datenblatt? Kannst Du nicht verlinken? Bei Nexperia ist Deine Schaltung nicht und sie wird einfach nichts machen. https://assets.nexperia.com/documents/data-sheet/74HC_HCT123.pdf
Wundert mich ernsthaft. Ich kann mir nicht vorstellen, dass dadurch nicht Setup- und Holdzeiten verletzt werden. Und wenn es funktionieren sollte, wie Dietrich L. behauptet hat, dann nur zufällig und möglicherweise für das eine Exemplar. Dazu nimmt man üblicherweise ein EXOR davor, dessen einer Eingang das selbe Signal jedoch kurz verzögert erhält. Nicht ganz sauber ist ein RC-Glied, geht aber zur Not oder man nimmt dafür die Durchlaufzeit der drei restlichen EXOR-Gatter im IC.
Beides nicht. Es wird ein Puls generiert mit einer festen Dauer. Will man eine Einschalt- oder Abschaltverzögerung, muss noch weiteres folgen.
das & Gatter hat nichts mit Flanken am Hut! Die Verbindung 1 nach 2 schaltet nur bei high frei wenn 3 auch high wird.
das ist dem UND-Gatter egal, ein high am Gatter ist eine Bedingung und negiert am negierten Eingang eine weitere Bedingung (2x negiert ist high wieder high)
Nicht jede Schaltung die funktioniert muss auch im Datenblatt stehen....
Es kann sein, daß bei bestimmten Typen die Durchlaufzeit der Eingänge so weit unterschiedlich ist, daß bei einer Flanke trotz des Schaltungsfehlers getriggert wird. Auf keinen Fall aber auf beide Flanken.
Das kann durchaus sein. Im Datenblatt von National Semiconductor habe ich beim schnellen durchschauen nichts darüber gefunden, ob bei einer Flanke der andere Eingang noch eine gewisse Zeit den alten Zustand halten muss (Hold-Time). Vorsicht: Das sind Schmitt-Trigger Eingänge und die Schaltschwelle L=>H und H=>L liegt nicht auf dem gleichen Pegel.
Ich meinte hier bei einem Monoflop mit invertiertem und nicht invertiertem Eingang hat das keine Funktion. Ob ich 1-0 oder 0-1 an einem UND anlege ist egal, der Ausgang ist und bleibt 0.
Kann sein, man arbeitet aber nicht mit 'Dreckeffekten'!
Ergibt keinen Sinn. Der Betreff auch nicht.
Keine. Das Datenblatt spezifiziert nicht, was bei direkt parallel geschalteten Eingängen /A und B passiert. Es gibt auch keinen dritten Eingang, den man mit CLR verbinden könnte. Darüber hinaus ist der Schaltplan schlampig gezeichnet. So fe len z.B. die Punkte an den Verbindungsstellen der genannten Signale.
Das IC ist ein Monoflop. Ob das eine Ein- oder Ausschaltverzögerung realisiert, hängt von der nicht gezeigten Verknüpfung der Ein- und Ausgangssignale ab.
Da hast Du natürlich Recht, aber die Aussage, es passiere nichts, ist etwas gewagt. Wobei das vom exakten IC abhängen kann, und von der Art des Eingangssignals.
Es kann nur ein unkalkulierbarer Spike entstehen.
Ich ändere meine Aussage daher: kann sein, muss aber nicht. Die Schaltung ist also nicht OK.
Warum? Im Datenblatt ist eine Mindestpulsbreite von rund 20ns (je nach Vendor und Versorgungsspannung) angegeben und die würde nur dann erreicht, wenn, wie du sagst, die Schmitttriggerschwellen weit genug auseinander liegen und man entsprechend langsame Anstiegszeiten des Eingangssignal hat. Und zudem spezifiziert Nexperia eine maximale "input transition rise and fall rate". Ja, wenn alles passt, gäbe es ein Fenster ... Ich würde das unter "undefined behaviour" verbuchen. Ob etwas passiert oder nicht, und wenn ja, was passiert, ist schlichtweg nicht definiert.
Ja! Man macht es so eben nicht. Und wenn der TO das Beispiel aus einem (uns unbekannten) Plan hat: nicht alle Entwickler machen immer alles richtig ... 😀
Gast
#7572352
Der Murks ist mir vor vielen Jahren schon mal begegenet, sicher noch mit der TTL Version. Das hat mal funktioniert, mal nicht. Das war auch temperaturabhängig...
Ja. Und manch einer hat sich schon gewünscht, dass ohne Zusatzaufwand ein Monoflop auch auf beide Flanken getriggert werden kann. Mir ist jedenfalls keines bekannt.
Der von mir angeregte Effekt "on steroids". Es ist etwas Zusatzkram drin, aber nur R/C/D: https://electronics.stackexchange.com/questions/258516/retrigerable-monostable-multivibrator-that-fires-on-both-rising-and-falling-edge
Angehängte Dateien:
Gast
#7572384
EXOR mit zwei Eingängen und RC-Glied vor dem einen.
trotzdem dem reinen UND ist es egal, 2x negiert bleibt unnegiert, aber es mag sein das Signallaufzeiten das abhängig machen, denn auch der negierte Eingang am UND hat eine Laufzeit, soweit dachte ich nicht, war immer langsamer unterwegs.
Ja, das hatte ich weit oben auch schon erwähnt - imho noch besser: wenn man schon ein Gatter (mit vier EXORs drin) verwenden muss, dann reicht meist auch die Durchlaufzeit der drei anderen noch übrigen Gatter, um die Flanke zu verzögern und den Puls breit genug zu machen. RC ist immer ein wenig grenzwertig an Digitaleingängen ohne Schmitttriggerfunktion. (Ja, das Monoflop hat einen, deshalb ist es ok). Hier meist akzeptabel, weil man ja nur wenige 10ns benötigt und das noch in der Spec der zulässigen Anstiegszeit ist. Aber ich schrieb extra " ohne Zusatzaufwand "! Unabhängig davon: in meiner aktiven Zeit als Entwickler war der Einsatz von Monoflops eh nicht zulässig ... 😉
Gast
#7572414
BTW: Wie war das noch mit dem Fan-In. Also die haben afaik immer 1. Und nicht 2. Jedenfalls funktioniert bei mir das Zusammenschalten irgendwelcher Eingänge nur, wenn ich Widerstände vor die TTL-Gatter-Eingänge setze. Ist aber Pfusch. R1 und R4 (68 Ohm) meine ich. ciao gustav
Angehängte Dateien:
Dann machst du etwas fundamental flashc. Abgesehen davon: schau mal in die Betreffzeile. Es geht um einen 74 HC 123. Da gibt es sowas wie Fanout nicht [1]. [1] Ja OK, die Eingänge haben auch eine Eingangskapazität. Die ist aber gerade bei den hier vorhandenen Schmitt-Trigger Eingängen nicht relevant.
Laut Datenblatt Table 3. Function table ist eine Flanke gleichzeitig an 1notA und 1B nicht spezifiziert. Was in diesem Zusammenhang "gleichzeitig" bedeutet, darfst du gerne selber aus Table 7. Dynamic characteristics raussuchen. Die Schaltung wird dabei wohl außerhalb jeglicher Spezizikation durch einen Glitch getriggert, dessen Dauer sich aus der Inverterlaufzeit an 1notA ergibt. Vielen Dank für die bisherigen Antworten. Wenn ich nur einen Impuls bei einer positiven Flanke haben möchte, würde dann die geänderte Schaltung2-neu im Anhang so innerhalb der Spezifizierung funktionieren ? (Pin 1 auf GND)
Angehängte Dateien:
Nein, Anschluss 1 muss Low sein, also an GND.
Ja, jetzt ist es richtig.
Was verstehst du nicht an der Tabelle 3 im Datenblatt? Da steht haarklein beschrieben, unter welchen Bedingungen ein Puls am Ausgang ausgelöst wird. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
