NanoVNA 2 Phasenmessung

[Gustav G. (gustavgggg)]

Ich frage mich gerade wie es beim NanoVNA 2 möglich ist mit nur einem 
ADC eine Phase für S11 aufzulösen. Das funktioniert meines Wissens nach 
ja nur wenn man hinlaufendes Signal und reflektiertes signal 
gleichzeitig misst und aufeinander bezieht. Der NanoVNA 2 hat nur einen 
ADC also wie ist das möglich. Ich habe mal im Code geschaut und die 
scheinen das sequentiell zu machen aber das passiert ja im code und 
alles andere als echtzeit. Wie bekommt man da reproduzierbare Phase?

[Al (almond)]

Meines Wissens hat der NanoVNA einen Audio Stereo ADC vom Typ TLV320A 
eingebaut. Es gibt also zwei ADC.

Das Messsignal wird im Direktmischverfahren auf Audio Basisband 
runtergemischt.

[Gustav G. (gustavgggg)]

Al schrieb:
> Meines Wissens hat der NanoVNA einen Audio Stereo ADC vom Typ
> TLV320A
> eingebaut. Es gibt also zwei ADC.
>
> Das Messsignal wird im Direktmischverfahren auf Audio Basisband
> runtergemischt.

Nein der Schaltplan für v2.2 zeigt nur, dass der STM32F103C8 als ADC 
benutzt wird und es wird nur ein Kanal Benutzt.

[🍅🍅 🍅. (tomate)]

TLV320A war glaub beim NanoVNA V1, V2 nimmt den internen 12bit ADC vom 
STM32.

Versteh allerdings auch nicht, wie die mit 12bit und ohne LogAmp auf den 
Dynamikbereich kommen, beim V1 mit irgendwas 16+bit kann man sich den 
LogAmp sparen und das rein mit ADC-bits machen.

[Mario H. (rf-messkopf)]

Wenn die Software das sequentiell durch Umschaltung des ADC-Eingangs 
macht, genügt es ja, dass die Sampling Clock bei der Messung in den 
beiden Kanälen einen festen Phasenbezug hat, und dass immer gleich viele 
Perioden der Sampling Clock in die Zeit der Umschaltung fallen, um auf 
die relative Phasenlage schließen zu können.

Man kann dann für jede Messung die Daten digital per IQ-Mischung die I- 
und Q-Komponenten ermitteln, die (auf die Sampling Clock bezogene) 
Phasenlage ausrechnen, und deren Differenz für die beiden Kanälen 
bilden.

Siehe auch hier: Beitrag "Re: Signalverarbeitung VNA S11".

[Gustav G. (gustavgggg)]

Mario H. schrieb:
> Wenn die Software das sequentiell durch Umschaltung des ADC-Eingangs
> macht, genügt es ja, dass die Sampling Clock bei der Messung in den
> beiden Kanälen einen festen Phasenbezug hat, und dass immer gleich viele
> Perioden der Sampling Clock in die Zeit der Umschaltung fallen, um auf
> die relative Phasenlage schließen zu können.

Prinzipiell ja aber die Kanäle Incident/Reflect werden nicht zeitgleich 
gemessen, sondern durch umlegen eines RF Schalters sequentiell. Das 
Timing muss dann sehr genau sein und die CPU muss vollkommen 
deterministisches Timing beim umschalten von erster zu zweiter Messung 
haben also alle Interrupts müssen deaktiviert sein vermute ich.

[Mario H. (rf-messkopf)]

🍅🍅 🍅. schrieb:
> Versteh allerdings auch nicht, wie die mit 12bit und ohne LogAmp auf den
> Dynamikbereich kommen

Durch ein entsprechend ausgelegtes digitales ZF-Filter. Siehe z.B. 
Figure 6 in dieser Application Note: https://www.analog.com/MT-001.

[Mario H. (rf-messkopf)]

Gustav G. schrieb:
> Das Timing muss dann sehr genau sein

Es reicht doch, wenn man den ADC per Timer-Interrupt triggert, und z.B. 
während des Umschaltens immer die gleiche Anzahl Werte wegwirft (sofern 
das überhaupt nötig ist). Dann hat man eine phasenstarre Messung der 
beiden Kanäle.

[Gustav G. (gustavgggg)]

Mario H. schrieb:
> Es reicht doch, wenn man den ADC per Timer-Interrupt triggert, und z.B.
> während des Umschaltens immer die gleiche Anzahl Werte wegwirft (sofern
> das überhaupt nötig ist). Dann hat man eine phasenstarre Messung der
> beiden Kanäle.

Guter Hinweis das wäre dann phasenstarr, sofern CPU die gleiche 
Referenzfrequenz wie die Synthesizer haben, was so sein muss. Bleibt 
noch die Frage wie sehr sich dann Jitter auswirkt. Ich würde beim 
entwurf keiner CPU sowas zeitkritisches anvertrauen.

[Mario H. (rf-messkopf)]

Gustav G. schrieb:
> sofern CPU die gleiche
> Referenzfrequenz wie die Synthesizer haben, was so sein muss

Wieso muss das so sein? Ein Phasenversatz zwischen Sampling Clock und 
Synthesizer wirkt sich doch auf beide Messkanäle in gleicher Weise aus, 
und fällt bei der Differenzbildung heraus.

> Bleibt noch die Frage wie sehr sich dann Jitter auswirkt.

Eine ganze Reihe von MCUs kann den ADC direkt per Perihpheral Clock 
triggern. Da gibt es dann keinen softwarebedingten Jitter.

[F. M. (foxmulder)]

Gustav G. schrieb:
> . Ich würde beim entwurf keiner CPU sowas zeitkritisches anvertrauen.

Darum hast du den NanoVNA nicht entwickelt...
Nichts für Ungut aber der Clou am NanoVNA ist eben genau, dass er so 
billig ist und trotzdem gut genug für viele Anwendungen ist, wenn man an 
so einem Konzept eben zu konservativ vorgeht, wirds eben wieder viel 
aufwendiger und teurer.
Man muss auch manchmal einfach mal etwas probieren und bewerten ob das 
Ergebnis zufriedenstellend ist.

Mario H. schrieb:
> sofern CPU die gleiche
> Referenzfrequenz wie die Synthesizer haben, was so sein muss

Nein, ein Fehler würde sich gleich auf die zwei Messungen auswirken.

[Mario H. (rf-messkopf)]

F. M. schrieb:
> Mario H. schrieb:
>> sofern CPU die gleiche
>> Referenzfrequenz wie die Synthesizer haben, was so sein muss

Nö, schrieb er nicht. :-) Die Aussage kommt von Gustav G. in 
Beitrag "Re: NanoVNA 2 Phasenmessung".