ich versuche gerade mit meinem Altium-Designer V21.5.1 in meinem Multilayer Teardrops an allen Vias zu erzeugen. Vor der Ausführung sind alle Polygone ge-shelved.
Kommando:
Tools - Teardrops
in dem Fenster das dann aufgeht folgende Einstellungen:
Working Mode: Add
Objects: All
Options:
Teardrop Style: Line
Force Teardrops: yes
Adjust teardrop size: yes
Generate report: yes
Scope:
Via/TH Pad
Ergebnis: machne Vias haben keine Teardrops. Platz wäre genug.
Unterschiedliche Einstellungen bei Style, Force, Adjust machen keinen Unterschied.
Der Report sagt:
Vias visited : 264 (Laut Board Report stimmt diese Zahl)
Via teardrops failed : 0 (was eine glatte Lüge ist!)
Hmm... ich fühle mich irgendwie in die Windows 3.1 - Zeit zurückversetzt:
Altium Designer geschlossen. Wieder gestartet, Teardrops nochmal generiert:
Nun sind sie alle da.
Vielleicht ein reines Darstellungsproblem...
Nein, das trügt nicht. Altium sammelt von Version zu Version immer mehr Seltsamkeiten im Verhalten, die mit einem Neustart (zumindest kurzfristig) verschwinden. Teardrops, Polygone, runde Strukturen. Wird alles zunehmend böse.
Langsam aber sicher bewegt sich das Werkzeug an die Grenze der Benutzbarkeit. Aber von der falschen Seite...
Altium Designer geschlossen. Wieder gestartet, Teardrops nochmal
generiert:
Nun sind sie alle da.
Ich bin eigentlich kein Anhänger von Verschwörungsmärchen aber manchmal macht es Spaß, sich welche auszudenken:
Altium könnte per Fernzugriff Fehler aktivieren, damit man endlich wieder eine neue Version haben möchte, in der diese Fehler hoffentlich beseitigt sind.
Dann beobachten sie händereibend mein Treiben, und oh, ach Du Sch31sse, jetzt fragt er im Forum. Schnell ausschalten, die Fehler...
:D
Oder: Bloß, weil man paranoid ist, heißt das nicht, dass man nicht vielleicht wirklich verfolgt wird...
Altium könnte per Fernzugriff Fehler aktivieren, damit man endlich
wieder eine neue Version haben möchte, in der diese Fehler hoffentlich
beseitigt sind.
Etwas OT: Warum überhaupt Teardrops? Ich entferne die Regelmäßig aus
alten Designs.
Relevant sind die meist nur in Highspeed-Designs.
Wenn die Restringe in Vias möglichst klein gewählt werden sollen, verhindern Teardrops, daß eine (wg. Impedanz nötige) sehr dünne Leiterbahn z.B. aufgrund der Bohrungspositionstoleranz oder aufgrund Bohrungsausrissen das Via nicht mehr richtig kontaktiert.
Letztlich erhöht man damit die Fertigungsausbeute.
Was das Nichterzeugen von Teardrops angeht, gabs mal einen Bug in Altium, daß Teardrops nur auf dem ersten Leitungssegment erzeugt wurden, das mit einem Via oder Pad kontaktiert ist.
Wenn dann z.B. bei differentiellen Leitungen ein kurzes gerades Leiterstück noch innerhalb des Pads endete, um in einen Arc überzugehen, wurden nur auf dem ersten geraden Stück Teardrops erzeugt, die dann nur innerhalb des Pads lagen. Mußte vor Jahren mal das Breakout von differentiellen Signalen an etlichen Stellen anpassen, damit korrekte Teardrops erzeugt wurden.
Eher ein Altium Problem. Diese Software hat noch ganz andere Macken.
Aber das ist egal, solange die Entscheidungsträger mit Feature-Listen und nicht mit fehlerfreier Funktionalität gelockt werden und sich die Firma für fast 6 Mrd USD verkaufen lässt. Das Business läuft.
Etwas OT: Warum überhaupt Teardrops? Ich entferne die Regelmäßig aus
alten Designs.
Relevant sind die meist nur in Highspeed-Designs.
Wenn die Restringe in Vias möglichst klein gewählt werden sollen,
verhindern Teardrops, daß eine (wg. Impedanz nötige) sehr dünne
Leiterbahn z.B. aufgrund der Bohrungspositionstoleranz oder aufgrund
Bohrungsausrissen das Via nicht mehr richtig kontaktiert.
Letztlich erhöht man damit die Fertigungsausbeute.
In meiner Umgebung sind unterbrochene Restringe grundsätzlich
ein Defekt. Teardrops können das nicht heilen und sind nur
Extra-Cs.
Lieber mehr Restring. In der unterliegenden Masselage muss
man dann eben etwas mehr Abstand unter dem Restring einplanen.
Das würde natürlich auch für den teardrop gelten.
Mit dem TDR kann man das ganz gut sehen.
Beim nächsten JLCPCB-4-Lagen-Job werde ich mal ein paar
Teststrukturen spendieren.
Was sagt eigentlich IPC-A-600 dazu? Ich habe nur A-610
( Montage / Bestückung / Löten ). A-610 kostet $500,
da möchte ich mir A-600 nicht unbedingt antun.
verhindern Teardrops, daß eine (wg. Impedanz nötige) sehr dünne
Leiterbahn z.B. aufgrund der Bohrungspositionstoleranz oder aufgrund
Bohrungsausrissen das Via nicht mehr richtig kontaktiert.
Letztlich erhöht man damit die Fertigungsausbeute.
So der Plan. Dumm nur, dass das vollkommen unsinnig ist. Es ist nicht nur nach IPC Kriterien unzulässig, Vias teilweise ausserhalb des Start- und Ziel Restrings zu haben, es ist auch Prozesstechnischer Unsinn. Denn was passiert denn, wenn ein Via leicht außerhalb des Restrings gebohrt ist? Der Resistfilm deckt dann auch nur einen Teil des Vias ab und der Rest? Wird undefiniert herausgeätzt. Ein Teardrop würde ja nur helfen, wenn die Bohrung genau am Eintrittsort des Leiterzugs den Restring verlässt. Woher weiß man das denn? Nein, man versucht damit, große Dickenschankungen in einem Leiterzug, welche bei dem Anschluss einer sehr dünnen Leiterbahn an ein z.B. THT Hole, auftritt, zu verhindern, da dies für die Fertigung problematisch sein kann (An dieser Stelle kann es zu stärkerer Unterätzung kommen, sodaß der verbleibende Leiterzug noch etwas dünner wird, wenn dann noch ein THT Bauteil involviert ist, könnte es sein, dass beim Thermischen Streß im Lötvorgang dort ein Mikroriss entsteht, oder bei Einpresstechnik könnte dies auch passieren, durch mechanischen Stress.) Ich selbst verwende sie nicht mehr, denn Altium generiert sie zwar, aber wehe, du willst später etwas am Layout ändern. Dann geht die Fummelei nämlich los. Zwischenzeitlich habe ich das so gehandhabt, dass ich den Stand vor dem Generieren gespeichert habe, hab die Teardrops (oder snowmans, whatever) generiert, die Gerber Daten ausgegeben und habe diesen Zustand dann nicht abgespeichert. Es mag sein, dass dies zwischenzeitlich gefixt ist, wie gesagt, ich verwende Sie schon seit Jahren nicht mehr, weil der Nutzen dem Aufwand bei weitem unterlag.
Ein Teardrop würde ja nur helfen,
wenn die Bohrung genau am Eintrittsort des Leiterzugs den Restring
verlässt.
Es gibt natürlich Regeln. Ich habe mal ein Screenshot aus der IPC-A-600G Acceptability of Printed Boards angehängt.
Bei Klasse 2 und 3 muss um die Bohrung noch ein Restring vorhanden sein bei Klasse 1 (niedrigste Anforderungen) nicht mehr. Tatsächlich ist das Problem wenn die Bohrung an der Eintrittsstelle der Leiterbahn ist (siehe Fall D). Ein Teardrop hilft.
Ich kenne als Hauptgrund für Teardrops die mechanische Beanspruchung. THT Bauteile oder schwere SMD Bauteile bewegen sich bei Erschütterungen, beim Einbau, bei Steckvorgängen usw. und dabei kann eine sehr dünne Leiterbahn am Pad abreißen. Aber auch bei der Herstellung wird mechanischer Stress ausgeübt. Löten, Hitze, unterschiedliche Materialien, unterschiedliche Ausdehnungen, nicht symetrisches Kupfer in den Lagen usw. Ihr versteht schon.
Ja gut, IPC Klasse 1 gibt es aber in Europa praktisch nicht, wenn du hier eine LP Bestellst, dann dürfte das definitiv Klasse 2 sein, evtl sogar 3, wenn man das extra bestellt.
Ja gut, IPC Klasse 1 gibt es aber in Europa praktisch nicht, wenn du
hier eine LP Bestellst, dann dürfte das definitiv Klasse 2 sein, evtl
sogar 3, wenn man das extra bestellt.
???
Wenn Deine Fertigungsvorlage aka Layout/Gerber nur eine Qualität nicht besser als IPC 1 zulässt, dann kommt dann auch nur IPC 1 (Lebensdauer größer 0 aber unbestimmt) raus, egal wo Du dein Kreuzchen auf der Fertigungswunschliste machst.
Bei den 'Fertigungsvorlagen' gibt es keine Unterscheidung zwischen den Klassen 1 und 2. Lediglich für Klasse 3 sind einige wenige Mindestanforderungen zu beachten...
Die IPC-Richtlinien sind in erster Linie Qualitätssicherung für Fertigung. Nicht für den Entwurf.
Bei den 'Fertigungsvorlagen' gibt es keine Unterscheidung zwischen den
Klassen 1 und 2. Lediglich für Klasse 3 sind einige wenige
Mindestanforderungen zu beachten...
Grad mal ein bißchen in der IPC geblättert, bspw. bei der Endüberlappung zylindrischer Endkappen-Anschlüsse (IMHO bspw. bei MELF) ist für Klasse 1 eine Überlappung kleiner 50% "zulässig", bei Klasse 2 dagegen nicht ("Fehler") und für Klasse 3 müssen es 75% sein. Und der durchs Layout definierte Abstand zwischen den beiden Pads bestimmt nun mal die mögliche Überlappung mit.
Aber es gibt auch einige Anforderungen bei denen der Unterschied zwischen 1 und zwei der zwischen "Zulässig" und "Prozessindikator" ist
Die IPC-Richtlinien sind in erster Linie Qualitätssicherung für
Fertigung. Nicht für den Entwurf.
Naja, aus einem "Scheisse-Entwurf" macht auch nicht die beste Fertigung ein robustes und stressresistentes Produkt. Siehe auch DFM (Design for Manufacturing).
IPC 1 heisst lediglich das die Platine nach erstmaligen Einschalten funktioniert, erst IPC 2 lässt Normale Lebensdauer erwarten. Und um normale Lebensdauer zu erwarten, muss halt das Design einige Massnahmen gegen Alterung und Stress enthalten und eben nicht "auf Kante genäht sein".
Lötstopmaske fällt mir auch noch ein als ein Entwurfselement das beim Layout/Gerber-Generierung durch den Designer definiert wird und die Lebensdauer (i.e. Alterung) bestimmt.
Wenn Deine Fertigungsvorlage aka Layout/Gerber nur eine Qualität nicht
besser als IPC 1 zulässt, dann kommt dann auch nur IPC 1 (Lebensdauer
größer 0 aber unbestimmt) raus, egal wo Du dein Kreuzchen auf der
Fertigungswunschliste machst.
Ähm, nein. Erstens hat jeder Fertiger einen Katalog mit Design rules und normalerweise prüfen Fertiger vor dem Start ebendieser, ob diese Designrules eingehalten werden. (Wenn nicht, gibt es Rückfragen) Das hat mit IPC Klasse 1, 2 oder 3 erstmal noch gar nichts zu tun. Und dann widerhole ich mich gern: Ich bezweifle, dass es einen LP Fertiger in Europa gibt, der nicht nach mindestens IPC Klasse 2 fertigt. Sprich: selbst wenn du Klasse 1 bestellen würdest, würdest du Klasse 2 bekommen. Man möge mir gern das Gegenteil beweisen. Ich lerne auch gern dazu.
Wenn Deine Fertigungsvorlage aka Layout/Gerber nur eine Qualität nicht
besser als IPC 1 zulässt, dann kommt dann auch nur IPC 1 (Lebensdauer
größer 0 aber unbestimmt) raus, egal wo Du dein Kreuzchen auf der
Fertigungswunschliste machst.
Ähm, nein. Erstens hat jeder Fertiger einen Katalog mit Design rules und
normalerweise prüfen Fertiger vor dem Start ebendieser, ob diese
Designrules eingehalten werden. (Wenn nicht, gibt es Rückfragen)
Ein Rückfrage an sich löst aber kein Problem, oft ist keiner erreichbar, dann heisst es "Das ist so gewollt, zweifeln sie meine Kompetenz nicht an" oder "wenn sie mir beweisen das es so nicht geht, beweisen sie mir gleichzeitig ihre Unfähigkeit als fertiger und ich such mir einen andern" ... " Oder es reicht schlicht die zeit nicht alles einzeln zu besprechen.
Und ein Designer braucht die Designrule so das er damit mit seinem CAD-Tool arbeiten kann, nicht jeder hat Altium oder liefert seine Daten als ODB++
Das hat
mit IPC Klasse 1, 2 oder 3 erstmal noch gar nichts zu tun.
Sollte es aber, was nützt eine Design-rule wenn diese nicht garantiert, das damit eine Elektronik gefertigt wird die eine Qualität (Lebensdauer, Ausfallsicherheit) wie Grundlage der IPC gefertigt wird.
Und dann
widerhole ich mich gern: Ich bezweifle, dass es einen LP Fertiger in
Europa gibt, der nicht nach mindestens IPC Klasse 2 fertigt. Sprich:
selbst wenn du Klasse 1 bestellen würdest, würdest du Klasse 2 bekommen.
Man möge mir gern das Gegenteil beweisen. Ich lerne auch gern dazu.
Also genaugenommen geht es hier weniger um einen LP-Fertiger als um einen PCB bestücker. Die IPC handelt überwiegend, wenn nicht ausschliesslich Qualitätsmerkmale an der Bestückten, gefertigten Platine ab.
Grad bei footprints/pads zeigt sich, das nicht alles was den design-rules des PCB-Fertigers genügt, dem Bestücker bei der Fertigung des PCBA schwerste Probleme bereitet (bspw.Thombstone effect). Und dann wäre dann noch der Anwender/Servictechniker der nach wenigen Monaten beim austausch fesstellt, das wieder irgendein Dödel die Teardrops an den THT-Befestigungen der Anschlussleisten "gespart" hat, wodurch es die Schwingungen am Anschlussstecker ein leichtes Spiel hatten für einen Wackelkontakt "zu sorgen".
Und natürlich wird auch Elektronik gefertigt, die kürzer durchhält als IPC-2 verspricht (normale lebensdauer), mit den Mängelberichten enttäuschter Kunden könnte man die gesamte Küstenlinie meterhoch zupflastern ;-)
Da kannst Du dir gerne einen "Beweis" herauspicken, Konsumgüter haben eben "nur" IPC !, mehr will der Kunde ja nicht bezahlen. Und wenn Otto Heimwerker die Bohrmaschine über sein gesamtes Leben nur 11 Minuten benutzt, fällt ihm nicht auf, das nach wenigen Gebrauch die Steckerkontakte an PCB erst ausleiern, dann wegbrechen. Den Preis für eine Bohrmaschine, die bspw. 2000h Betrieb klaglos wegsteckt, will der sich garnicht leisten.
Und ein Designer braucht die Designrule so das er damit mit seinem
CAD-Tool arbeiten kann, nicht jeder hat Altium oder liefert seine Daten
als ODB++
Altium braucht auch design rules, so wie jedes andere Layouttool. Aber die Frage ist: sind die Design rules, die man im CAD einstellt auch die, mit denen der Fertiger am Ende umgehen kann? Oft genug klappt das auch nicht. Und dann kommt
Ein Rückfrage an sich löst aber kein Problem, oft ist keiner erreichbar,
dann heisst es "Das ist so gewollt, zweifeln sie meine Kompetenz nicht
an" oder "wenn sie mir beweisen das es so nicht geht, beweisen sie mir
gleichzeitig ihre Unfähigkeit als fertiger und ich such mir einen
andern" ... " Oder es reicht schlicht die zeit nicht alles einzeln zu
besprechen.
Das macht man deshalb üblicherweise per e mail. Ist auch rechtlich besser, denn wenn es falsch war, hat man so den schriftlichen Nachweis über die Abstimmung. Übrigens: Rückfragen gehören für einen LP Fertiger zum Tagesgeschäft. Nicht immer sind das Fehler, manchmal will der Kunde auch eine Extrawurst, die auf ersten Blick seltsam weil ungewöhnlich anmutet aber dennoch korrekt ist.
Grad bei footprints/pads zeigt sich, das nicht alles was den
design-rules des PCB-Fertigers genügt, dem Bestücker bei der Fertigung
des PCBA schwerste Probleme bereitet (bspw.Thombstone effect).
Das ist logisch, auch dieses Problem kennt jeder Entwickler, wenn er mehr als 2 Produkte bis zur Serienfertigung begleitet hat.
