mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Logik Analyzer


Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist jemand an das Design interressiert, wenn ja, bitte melden, damit
ich mehr Platinen ordern kann.
Ev. Bestückt ist auch möglich.

Firmware muss erst noch geschrieben werden, aber vorläufig:
USB 1.1 oder RS232, Triggerung durch MCU (max 2MHZ) oder externe 
Triggereingang. Externes Display möglich, muss mir eines von Pollin 
aussuchen.

Versuche ein 12/10 ns Ram zu bekommen, damit man die 80MSP nutzen kann.
64Kx16bit, für 2 Kanal 50/80MSP ADC oder 16Kanal Logik-Analyzer.

Ich kann damit schon was Anfangen, wenn auch Eingeschränkt und die
werden mir Helfen, tests mit der Aggregation von ADC´s wandlern zu 
machen.

Geplante kosten sind unter 30 Euro bestückt, 35 mit kleinem Display.




Autor: (unknown) (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guten Tag,
ich hätte Interesse an dem Board, bitte maile mir die Einzelheiten.

Gruß
Jochen

Autor: Daniel M. (usul27)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was nützt denn ein 80MHz Analyser, wenn die Triggerung nur mit 2MHz 
arbeitet?

Autor: alfsch (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
naja, habe schon interesse, da ich sowas ja schon angefangen habe...
evtl können wir uns auf ein gemeinsames design einigen:
gib mal deine mail adr, dann sende ich dir was...

Autor: Aufreger deluxe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine Frage, wie hast du die zu analysierenden Logiksignale an den Rest 
der Schaltung angeschlossen bzw. welcher Treiberbausteine benutzt du? 
Oder gehen die Signale direkt an das SRAM?

Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der Externe Triggereingang geht bei voller Geschwindigkeit.
Man kann darauf ein Signal eines Kanals geben, und mit diesem Triggern.
Das sind nur einfache Triggermöglichkeiten.
Ausgefeilte Triggerungmöglichkeiten sind nur derzeit über MCU
realisiert,
der einfachheit halber.
Die gebufferten Signale sind über eine Buchse abgreifbar.
Da ich die Triggerung ausprobieren möchte, was besser geht und mich
nicht
so festlegen kann, mache ich mal was Einfaches, das ich dann mit einer
Lochrasterplatine erweitern kann, sei es mit einem CPDL und
Adapterplatine,
oder auch mit normalen TTL´s.

Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Aufreger deluxe wrote:
> Eine Frage, wie hast du die zu analysierenden Logiksignale an den Rest
> der Schaltung angeschlossen bzw. welcher Treiberbausteine benutzt du?
> Oder gehen die Signale direkt an das SRAM?

Ich benutze Latches, 2.5-5V.
Zusätzlich sind externe dioden (transistoren als dioden) im 
Eingangsbereich.
Diese garantieren einen konstanten Pegel der Signale, da dies für die
Sram wichtig ist.

Diese gibt es auch für 1.2-2.5V bereich, oder man verwendet externe
Levelkonverter.

Autor: Klaus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
 =====================================================================

   Lieber Francesco,
   liebe  Antwortgeber,

   vielleicht könnt Ihr Euch darauf einigen, dasselbe Thema nicht
   unbedingt PARALLEL zu zwei threads zur behandeln

   --> Es reicht doch ...

   Beitrag "Logik Analyzer, neuer Anlauf"


   Bitte hier nichts mehr reinstellen !

 =====================================================================

Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das hier ist eine andere (einfachere) Version, 2Kanal 80MSP DSO oder 
16Kanal 100MSP LA oder 8Kanal 200MSP LA mit einfacher Triggermöglichkeit 
und einem 10ns Sram.

Das des anderen Thread beschreibt eine Version, die bis 500MHZ 
samplerate
gehen kann bei 8Kanälen oder DSO mit einem Kanal, oder auch 64 Kanäle 
bei
50MSP.

Deshalb wurde auch ein neues Posting begonnen.

Ich will zwei/drei solche einfacheren Geräte verwenden, um das des 
anderen
Threads ordentlich zu testen, bevor ich die Erste Version mache.













Autor: Stephan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
dann mache doch einen oder 2 Artikel draus, dann finden alle schnell 
hin.
Dort gibt es ja schon was ähnliches. Ist leider bisher fast alles 
gescheitert oder wurde nicht mehr veröffentlicht. Schade eigentlich
Aber so ist das mit vielen Köchen. Ich drücke Dir die Daumen dafür.

Autor: Stephan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Interesse natürlich auch bei mir. Ich suche schon lange nen keleinen LA.
Bisher alles was ich fand zu aufwendig und zu teuer. 8 Kanäle reichen 
mir.
Bin zu erreichen unter euv-5820@freenet.de

Gruß  stephan

Autor: Francesco Na (franceso-)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Kennt jemand von euch quarze / Osc über 125Mhz, 160Mhz wäre
ideal, oder wie man ein quarz auf 320 Mhz vervielfachen kann.

Wenn ich dafür keine Lösung finde, dann geht der Analogteil halt nur mit
50MSP, sonst wären 80MSP möglich.

Autor: Alf Sch (alfsch)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ds1077 (maxim)

Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Alf Sch wrote:
> ds1077 (maxim)

Da ich den Takt durch 2 Teile, bringt mir Max 133MHZ nichts.
Für 125MHZ (Ethernet Takt) bekomme ich einen.

Ok, eventuell kann ich den Takt ohne Teilung nehmen, Eingänge habe ich 
ja.

Gut, dann wird er mit einem 80MHZ Osc bestückt und mit einem Mega16.
Also neue Daten:

80MSP (Clock hat Jitter), 819 us buffer
40MSP  1.6ms buffer
20MSP  3.3ms buffer
10MSP  6.5ms buffer
10MSP-1MSP Avr generiert Takt
 1MSP-.... Avr interpoliert.

Für LA, das gleiche, nur daß 160MSP mit 8Kanälen gemacht werden kann.
Jedoch keine Kompression, die kann nur über AVR realisiert werden,
das heisst 1MHZ warscheinlich, für rs232, i2c oder lcd logging geht es.

Autor: Klaus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es gibt doch prima PLL-oszillatoren, früher ICS  (icst.com), jetzt über 
IDT

http://www.idt.com/?catID=58697&source=ICSTcom
http://www.idt.com/?catID=778322

Es gibt auch Teiler "zero delay".


Anstelle der "normalen Rams" sollten FIFO-Speicher angesehen werden.
Brauchen keine Adressen, einfach Daten anlegen, clock anschalten und los 
geht's.
Gibt's auch bei IDT, Cypress oder auch TI.
Den  sn74v293  mal ansehen.


 =====================================================================
Ich frage mich allerdings immer noch, warum Du hier 2 threads offen 
hast.
Ich glaube, mit der "kleinen" Variante bist Du zunächst mehr als 
ausgelastet.
Vergiss das mit mehr als 200 MHz mal als Hobbyprojekt.
  =====================================================================




Autor: Ein anderer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
http://www.linear.com/pc/productDetail.do?navId=H0...

Aber Vorsicht bei Frequenzstabilität und Jitter. Rauschen sollen die 
auch "wie Sau"

Gruß

Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Klaus wrote:
>
> Es gibt doch prima PLL-oszillatoren, früher ICS  (icst.com), jetzt über
> IDT
>
> http://www.idt.com/?catID=58697&source=ICSTcom
> http://www.idt.com/?catID=778322
>

Danke.
>
> Anstelle der "normalen Rams" sollten FIFO-Speicher angesehen werden.
> Brauchen keine Adressen, einfach Daten anlegen, clock anschalten und los
> geht's.
> Gibt's auch bei IDT, Cypress oder auch TI.
> Den  sn74v293  mal ansehen.
>
Ja, kenne ich. Der Ausschlag keinen Fifo zu nehmen, war der Preis.
Mit 20-25 Euro habe ich die bestückte Platine, 2 Kanäle mit ADC
wandler. Das Gleiche gebe ich für den Fifo alleine aus, auch
wenn der Fifo einiges Erleichtern würde. Wenn ich dann 32 Kanäle
haben möchte, ist die Preisdifferenz von zusätzlichen 16 weiteren 
Kanälen
nur 5Euro, inklusive den Buffern, bei der asynchronen Sram-Lösung.


Autor: Francesco Na (franceso-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein anderer wrote:
> http://www.linear.com/pc/productDetail.do?navId=H0...
>
> Aber Vorsicht bei Frequenzstabilität und Jitter. Rauschen sollen die
> auch "wie Sau"
>
> Gruß

Danke, habe gerade zuvor samples bestellt.

Werde beide Sachen vorsehen, diese und ein normaler Osc,
dann kann ich auch die Unterschiede testen.

Autor: Francesco Na (franceso-)
Datum:
Angehängte Dateien:
  • preview image for la.png
    la.png
    46,6 KB, 197 Downloads

Bewertung
0 lesenswert
nicht lesenswert
Da ich das Projekt nur nebenbei mache, dauert es ein bisschen länger.
Hier mal die Grundschaltung für das LA.
Dargestellt sind nur 16 bits, aber das Verwendete RAM ist ein 64x32bit 
mit
5.5nS.  Der Verwendete Osc kann bis 170Mhz.
Die Latches sind nur als DIL Sockel dargestellt, da es gedacht ist,
zwischen 8x RCR Filtern, TTL und Cmos Latches zu wechseln.

Es ist gedacht, später mal ein 5Euro CPLD zur Triggerung zu Verwenden,
sowie für die Kompression, wenn möglich.

Für das LA sind 12 IC´s verwendet worden für 32 Kanäle.
Ausser den 10 hier Ersichtlichen sind dann noch 2x 16bit spi Bausteine,
um die Daten ev. Seriell herauszubekommen.
Die USB / RS-232 verwendet 4x Optocopler bei 4Pins, um entweder eine
RS232 oder eine USB low speed Verbindung zu haben. RS232 verwendet die 
HW,
USB ist in SW implementiert.

Autor: Franceso (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, habe die Platinen sowie die Bauteile bekommen, leider wurden mir 
nur 10 Srams geliefert, die anderen brauchen 6-8Wochen lead-time.
Hat jemand anderes die Möglichkeit an günstige 12ns (12.5ns) srams zu
kommen ? ev. auch schneller, sonst dauert es eben halt diese 8-10 
Wochen.


3 Tage vor der Bestellung waren noch 160 Bauteile Verfügbar.
Ich habe nun 2 solcher LA´s zusammengebaut.
Einer mit 16 Kanälen, 80Mhz oder 32 Kanäle mit 40Mhz und vorbereitet für 
16Kanal mit Kompression bei 40Mhz.
(Bei 10ns Sram wären es 100Mhz (bei 16) und 50Mhz (bei 32) oder 200Mhz 
bei 8 Kanälen).
Ein weiterer mit 32Kanal, 160Mhz oder 16Kanäle mit 320Mhz, will 2x 
250Mbit flash ADC dazutun.
Usb High-Speed (420Mbit) kann ich noch messen, bei 8bit Datenbreite und 
verwendung von 2x ACT Bauteilen als Delays bei max 500Mbit samplerate 
(250Mhz).
Der einstellbare Frequenzgenerator funktioniert hervorragend, zumindes 
für kürzere Zeit, den Drift habe ich noch nicht gemessen, nur ca 1/4 
Stunde.
Dazuzumerken ist, daß ich den Takt durch 4 teile.
Der komplexere HW-Trigger funktioniert  bis 7Mhz, darüber nur ein 
einfacher Trigger.
Bei der 32Kanal Version sind es dann 7Mhz bei 32kanälen, 14Mhz bei 16 
Kanälen oder 28Mhz bei 8 Kanälen.
Bei der 16Kanal Version sind es 7Mhz bei 16Kanälen oder 14Mhz bei 8 
Kanälen.

Den DSO Teil muß ich erst noch machen.


Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.