Hallo, ich habe mal ein paar Fragen zu diesen beiden oben genannten Werten 250µm/50mm. Das sind doch Werte die sich aufs Platinenlayout beziehen? Da kein Elektriker auf der Baustelle diese 250µm einhalten können/wird noch überhaupt etwas davon wissen wird.
Warum ist das so kritisch, liegt es an den Kapazitäten / Induktivitäten die durch die Leiterbahnen auf der Platine entstehen? Es handelt sich um ein 100Mbit Netzwerk über 2 Adernpaare.
Ich habe das nur am Rande mitbekommen wie 2 Entwickler sich über die Leitungsdifferenzen unterhalten haben, anscheinend stammen die Angaben aus einen PHY Dateblatt.