In der Schaltung eines Zulieferers, die wir "eingemeinden" sollen, ist mir ein spezieller Buffer aufgefallen. Es handelt sich um die "IBUFGDS_DIFF_OUT" Komponente. Kurze Recherche bei AMD liefert einen konventonellen Input-Buffer für differenzieller Signale (im Beispiel ein Takteingang) der aber hinten zum FPGA hin ebenfalls differenziell ist.
Ich bin etwas verwundert, wie das technisch zu bewerten ist. Wozu benötigt man in dem FPGA eine differenzielle Leitung? Leider habe ich die files noch nicht, sondern nur die Schaltungsbeschreibung, kann es also nicht simulieren lassen.
Welche Pegel hat so eine Buffer? Aus der Beschreibung bei AMD scheint das kein wirkliches differenzielles Signal zu sein, sondern einfach komplementär.
Ich nehme an, das wird für DDR-Funktionen verwendet?
Kann dieser negierte Takt auch intern im VHDL-Schaltungsbereich benutzt werden?