Spannungsverlust für Powerplane simulieren

PCB Investigator kann sowas. Kostet richtig Geld (fünfstellig), aber es gab auf Nachfrage immer eine uneingeschränkte Testversion für 30 Tage.

Torsten R. schrieb:

Das alte Layout hatte diesbezüglich zu viele Engstellen und die Platine wurde bei derartiger Belastung warm.

Das sind zwei verschiedene Dinge. Die Engstellen führen zu lokal höheren Verlusten bezogen auf die Länge, d.h. kurze Engstellen sind thermisch relativ unkritisch, solange man nicht an die Grenzen der Stromtragfähigkeit kommt, weil die Wärme abfließen kann.

Die entstehende Wärme ist eine Frage der Gesamtverlustleistung und der Wärmeableitung von Hot-Spots (eben den Engstellen). Die Verteilung auf 4 Layer bringt bei gleicher Kupferstärke nur etwas für den Leitungsquerschnitt, aber erhöht nicht die mögliche Verlustleistung. Die inneren Layer sind außerdem weniger belastbar als die äußeren, weil sie schlechter gekühlt sind. Vier Layer mit einer Kupfermenge von je 1oz/ft² sind aus thermischer Sicht fast gleichwertig mit zwei Layern mit je 2oz/ft².

@Rainer W. Danke für deine kleine Theoriestunde. Ich hab hier eine Platine mit dem ursprüngliche Layout real vor mir liegen zum testen und messen. Im Anhang noch mal das ursprüngliche Layout. Die besagt Engstelle(gelb) wird bei 25A warm. Im mittleren Bild(weiß) den gemessenen Spannungsverlust an jeden Ausgangstreiber-IC. Ich würde gern den Verlust beim neuen Layout so gering wie möglich halten. Den 18mV sind bei 25A auch schon 0,45W!

@Stefan W. Danke für deine Info. Aber Unsummen für eine Software ausgeben die ich nur gelegendlich benötigt und dann noch die Einarbeitung macht wirtschaftlich wenig Sinn. Schön wäre gewesen wenn jemand die entsprechende Software auf den Rechner hätte und mir mein Powerplane schnell mal durchsimulieren könnnte.

Als Alternative würde ich eine Testplatinen fertigen lassen, nur die Steckleisten bestücken, Ausgangstreiber einfach überbrücken , Spannung und Belastungswiderstände dranhängen und alles nachmessen. (Spannung, Temperatur)

Mess mal bei deinem Musterstück den spannungsabfall über die einspeise-vias. Vielleicht machen die schon den Großteil deiner 18mV aus. Ok Kurtaxe wird bezahlt, dann wird das vorgabe sein. Finde es wichtig zu wissen, an wen wir die informationen übermitteln, da Im zweifel ein paar mehr setzen.

Ein Via hat etwa ~1.5mOhm Shunt-Widerstand -> 1.Via(Top Layer) = 4mV 1.Via(Top Layer) -> 1.Via(Bottom Layer) =5mV 1.Via(Bottom Layer) -> 1.Treiber-IC = 9mV

25A auf 35µ Kupfer sind doch nicht mehr so einfach handhabbar. Da hat man schon an den Bauteil-Pads Spannungsverlust. Beim neuen Layout hab ich die Vias im Halbkreis um das Pad des Shunt-Widerstands angeordnet. Ich hoffe das mildert den Effekt.

Fuer erhoehte Stroeme gibt es dicker Kupfer Leiterplatten. Bei den ueblichen Herstellern kann die Kupfer Dicke aus 35u, 70u, 105u waehlen. Gegen geringen Aufpreis. Ebenso gibt es Leiterplatten mit Kupfer-Inlay, dh Kupferkern. Ich hab schon welche mit 1mm dickem Kupfer gesehen. Das Loeten dieser ist eine andere Sache. Ich wuerd mir dann auch Sorgen machen, wie ich den Strom auf die Platte und wieder runter bringe. Dafuer gibt es aber Bauteile, zB von Wuerth. zB https://www.we-online.com/en/components/products/em/redcube_terminals, die koennen bis 300A auf die Leiterplatte bringen.