Hi, Ich wollte mal fragen, wie man am einfachsten die Solder-Mask am Rande wie im angehängten Bild entfernt? Geht das irgendwie über die Board Outline Clearance auf die Solder-Mask?
Im Eagle zeichnet man einen Streifen in die Layer tstop/bstop.
Du kannst im Altium eine Boardoutline auf jedem beliebigen Layer generieren lassen. Design -> Board Shape -> Create Primitives from Board Shape Breite passend einstellen, bei 1mm Einzug dann 2mm Breite einstellen. Layer sind Top Solder und Bottom Solder.
Hallo, aber das im Bild gezeigte ist was möglicherweise etwas ganz anderes. Eine Umlaufende Kantenmetalisierung ist in der Herstellung der Leiterplatte deutlich aufwendiger und sollte direkt mit dem LP-Hersteller abgesprochen werden. Dort muss dann die Ausfräsung vor der Durchkontaktierung gemacht werden.
Benjamin K. schrieb: > Hallo, > > aber das im Bild gezeigte ist was möglicherweise etwas ganz anderes. > Eine Umlaufende Kantenmetalisierung ist in der Herstellung der > Leiterplatte deutlich aufwendiger und sollte direkt mit dem > LP-Hersteller abgesprochen werden. Dort muss dann die Ausfräsung vor der > Durchkontaktierung gemacht werden. Dann würde es die Vias aber nicht mehr benötigen, es ist schon simpel. Create Primitives from Board Edge oder so ähnlich, Altium zeichnet einem dann den Board Umriss, den verschiebt man in's Mechanical Layer und setzt die Lines auf Keep Out.
Thomas H. schrieb: > setzt die Lines auf Keep Out. Hi Thomas, ich glaube hier hast Du dich verschrieben. Du meinst warscheinlich die Solder Layer, weil KeepOut entfernt nicht den Lack und zweitens würde das verhindern, dass das GND Polygon bis zum Rand geht. Florian hatte es ja schon richtig beschrieben, nur noch eine weitere Anmerkung. Die Kantenmetallisierung wird meist an GND angeschlossen, also muss man mit einer Rule dafür sorgen, dass die GND Planes und die GND Polygone bis zum Rand oder besser noch leicht drüber gehen. Man kann auch eine weitere Kopie der Primitives machen (wie Florian beschrieben hat) für Top und Bottom Layer.
Taz G. schrieb: > also muss man > mit einer Rule dafür sorgen, dass die GND Planes und die GND Polygone > bis zum Rand oder besser noch leicht drüber gehen. Sorry, die müssen drüber gehen.
Taz G. schrieb: > Sorry, die müssen drüber gehen. Von edge plating war allerdings beim TE nicht die Rede.
Jörg W. schrieb: > > Von edge plating war allerdings beim TE nicht die Rede. Oh, danke für den Hinweis. Das Bild sah auf den ersten Blick danach aus.
Taz G. schrieb: > Hi Thomas, ich glaube hier hast Du dich verschrieben. Du meinst > warscheinlich die Solder Layer, weil KeepOut entfernt nicht den Lack und > zweitens würde das verhindern, dass das GND Polygon bis zum Rand geht. Du hast recht ja...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.