Freiraumverstoß

[Christian W. (Firma: Bosch GmbH) (frosti)]

Sehr geehrte Damen und Herren,

im Rahmen meines Praktischen Semesters darf Ich ( Maschinenbaustudent) 
mich in meinem Praktikumsbetrieb mit Elektrotechnik und 
Leiterplattenerstellung (in KiCAD) beschäftigen. Soweit durchgeblutet 
habe Ich auch Ergebnisse vorzuweißen und habe eine Leiterplatte 
erstellt.

Nachdem nun der DRC über das Schaltnetz ohne zu meckern drüber ist und 
Ich das selbe auch für den DRC über die PCB gedacht habe, traf mich der 
Schlag als 81 Fehler zum Vorschein kamen. Leider kann Ich hier nach 2,5 
Tagen recherchieren keine Lösung finden bzw. verstehe nicht, was falsch 
sein soll.

Eventuell habe Ich hier einen Tunnelblick, oder es könnte auch ein sehr 
einfach zu behebender Fehler sein, aber Ich finde ihn nicht.

Wäre jemand so nett und könnte mich hier eventuell beraten/informieren? 
:)

Mit freundlichen Grüßen

[Jörg W. (dl8dtl) (Moderator)]

Sieht so aus, als würde die Netzliste (also der Schaltplan letztlich) 
nicht zu dem passen, was du da verdrahtet hast.

[Clemens S. (zoggl)]

Lösch mal das letzte Eck der Leiterbahn weg.

Welches net hat die Leiterbahn
Welches net hat der Pin
Welches net hat die Leiterbahn auf der Unterseite?

[Bauform B. (bauformb)]

Clemens S. schrieb:
> Lösch mal das letzte Eck der Leiterbahn weg.

Nicht nur das letzte, da gibt's mehrere winzig kleine (0.0003mm) 
Kupferstücke. Sowas ist praktisch immer falsch, besonders, wenn die 
nicht verbunden sind (<no net>).

[Np R. (samweis)]

Eine beim Editieren übrig gebliebene Leiterbahn, die ihre Netzzuordnung 
verloren hat?
"Abschnitt [<no_net>]..."

Abschnitt löschen, neu verdrahten.

[Christian W. (Firma: Bosch GmbH) (frosti)]

Leider kann Ich nur dies hier anbieten.

Das "verkabeln" wurde durch Freerouting übernommen, leider musste Ich 
der Verkabelung hier vertrauen, wie das Plug-In das übernimmt.

Tut mir leid für eventuell späte Nachrichten, da Ich als neuer Nutzer 
nur alle 30min Reagieren kann.

[Christian W. (Firma: Bosch GmbH) (frosti)]

Ich habe nun in der Footprint-Bibliothek nachgesehen und mir ist nun 
dieser Zapfen aufgefallen(wie hier bereits erwähnt wurde). Könnte die 
"Bahn" an Pin1 der Fehler sein?

Entschuldigt mich, wenn die Antworten hier nur zaghaft kommen, aber 
leider neu hier :)

[Flip B. (frickelfreak)]

Christian W. schrieb:
> Freerouting

Ist nicht schlecht, wenn man vorher die kritischen leitungen manuell 
verlegt.

Es muss jedoch peinlich darauf geachtet werden, dass im Kicad-projekt 
zwischen export und import nichts verändert wird. Und prüfe, dass du die 
richtige neuste Spectra datei nutzt.

[Michael (Firma: HW Entwicklung) (mkn)]

Christian W. schrieb:
> leider musste Ich
> der Verkabelung hier vertrauen

Nein, musst Du nicht.
Freeroute macht was Du ihm anweist und jedes Detail ist überprüfbar.
Kicad sagt Dir recht exakt was das Problem ist.

Eine Leiterbahn wurde auf Kupfer geroutet das nicht zum gleichen Netz 
gehört, auf Bottom Copper.
Also zoome weit genug rein, blende andere Lagen aus und suche dieses 
Kupferfragment.
Fraglich warum das überhaupt passieren konnte, denn Kicad hat einen 
online DRC der sowas verhindert, wenn man es nicht ausstellt

Ja, die LIB ist fehlerhaft, wenn da noch Kupfer liegt, das nicht PAD 
ist.

Autorouter sind nur so gut wie die Definitionen die ihnen mitgegeben 
wurden.
Daher die Leiterbahnen in 'Elfenhaar' Stärke.
Autorouter machen nur selten Sinn und meist nur bei komplexen digitalen 
Designs.
Ein Autorouter weiß nicht was die Signale tun, wie empfindlich die sind, 
welcher Strom darüber fliesst und von welchen anderen Signalen man die 
fernhalten muss.

Bis man das alles in den Rules definiert hat, hat man es per Hand längst 
geroutet.

[Christian W. (Firma: Bosch GmbH) (frosti)]

So,

habe mal alle Tipps beherzigt und zusätzlich das Footprint-Fragment an 
Pin1 entfernt. Alle Fehler sind nun weg und nurnoch die üblichen 
Warnungen vorhanden.

Ich werde mich dann nochmal auf Verständnis die nächsten Tage hinsetzen 
und nachvollziehen, warum durch 16 unkontaktierte Pins so dermaßen viele 
Fehler auftreten konnten.

Vielen Dank für eure Geduld und eure Zeit!


Mit freundlichen Grüßen

[Roland F. (rhf)]

Hallo,
Christian W. schrieb:
> ...und nurnoch die üblichen Warnungen vorhanden.

Die solltest du auch ernst nehmen.

rhf

[Bauform B. (bauformb)]

Gibt es überhaupt "übliche" Warnungen?

Ja, Eagle warnt bei jedem VDD-Pin, dass der an +3.3V angeschlossen ist, 
aber sonst? Programmierer behandeln Warnungen gerne genau wie Fehler...

[Jörg W. (dl8dtl) (Moderator)]

Bauform B. schrieb:
> Ja, Eagle warnt bei jedem VDD-Pin, dass der an +3.3V angeschlossen ist,
> aber sonst?

Naja, ERC ist heutzutage nicht immer so einfach, gerade an Controllern 
sind die Pins oft so multifunktional, dass man das gar nicht alles 
ERC-gerecht aufbereiten kann.

Aber DRC sollte man immer clean bekommen – oder eine wirklich gute 
Ausrede haben. :-) (Hatte ich beispielsweise neulich: Bestückungsdruck 
ging weit über den Platinenrand, aber die Platine musste so schmal sein, 
und der Bestückungsdruck wurde am Ende gar nicht beauftragt.)

[Kai D. (Firma: CAD- und CAE-Konstruktion) (robokai)]

Christian W. schrieb:
> Ich ( Maschinenbaustudent)
> mich in meinem Praktikumsbetrieb mit Elektrotechnik und
> Leiterplattenerstellung (in KiCAD) beschäftigen.

"Finde den Fehler" sage ich da! Ohne jemandem zu nahe treten zu wollen, 
passt das zur Firma Bosch, fachfremde Studenten an die 
Leiterplattenentwicklung zu stellen.

Eine ernsthafte Entwicklung von Leiterplatten erfordert allerdings u.a. 
ganz andere Grundlagen, als sie im MBS vermittelt werden - u.a. sind das 
Hochfrequenzkenntnisse, die weit über das hinaus gehen, was ich kenne 
und benötige, um z.B. die Gehäuse, Abschirmungen und Panels zu entwerfen 
und das ist schon nicht wenig und ich brauchte Schulungen!

Ich sehe jeden Tag, was die Kollegen in der Sparte so wissen und tun 
müssen und lasse da gepflegt die Finger von. Da müssen richtige 
Elektroingenieure dran, die sich dauerhaft damit befassen und in die 
Details einarbeiten.

Aus der anderen Richtung betrachtet, sollte man als Maschinenbauer 
zusehen, daß man sich mit CAD-Tools befasst und sich tief in die 
Mechanikkonstruktion einarbeitet. Da gibt es viel zu können. Bei uns 
braucht sich z.B. kein Student bewerben, der fachfremde Praktika gemacht 
hat. Das gilt auch für die Maschinenbauer, die in Massen Software und 
Datenbanken entwickeln oder in die IT wechseln. Wenn man das machen 
will, sollte man das auch studieren.

So lernst du nur Sachen, die du später auf Aushilfeniveau kannst und so 
wirst du auch beschäftigt werden.

Es wäre zweckmäßiger, du kontruierst denen Gehäuse, rechnest 
Ausdehnungen und Passungen sowie die Biegelinien von Kabeln durch, um 
die Montage zu verbessern. Da liegt vieles im Argen. Konkret sollte man 
genau davon eine genau Vorstellung haben, um Stecker und Löcher sowie 
Bohrungen für das PCB platzieren zu können. Wenn man da fit ist und 
3D-denken kann, ist man in der Lage, den PCB-Designern Vorgaben zu 
machen. Das wäre etwas Nutzbares und damit hat man auch Chancen, in 
einem Betrieb unter zu kommen.

So mit dem Gebastel, machst du nur deren Arbeit in "schlecht", was 
keiner braucht.

[Kai D. (Firma: CAD- und CAE-Konstruktion) (robokai)]

Jörg W. schrieb:
> Aber DRC sollte man immer clean bekommen – oder eine wirklich gute
> Ausrede haben. :-)

Um einen DRC clean zu bekommen, muss man oft genug waiver setzen und 
einzeln markieren und begründen. Da gibt es allerdings keine Ausreden, 
sondern nur gute Erklärungen.

Anders herum muss man erst einmal in der Lage sein, für die einzelnen 
Leiterbahnen und Layer vernüftige Vorgaben als rule set zu machen und 
diese auch den Anforderungen an die Applikation und das mögliche stackup 
des Herstellers anzupassen. Daran krankt es meistens! Viele haben gar 
keinen Plan von dem was sie da bauen. Sobald ein Kabel etwas dicker ist 
oder eine Lage mal 2oz gebaut wird, hakt es aus. Da stimmt nichts mit 
den Strömen.

HF-Auslegung der Versorgungen GNDs und Planes sowie die Gegenwirkung bei 
komplementären Paaren sind nicht nach Standard zu bauen und erfordern 
immer eine Abwägung zugunsten des einen oder anderen Aspekts.

Als Ergebnis sieht jedes rule set für jede Anwendung etwas anders aus, 
während viele PCB-Designer einfach unkritisch mit default-Werten 
arbeiten.

[Kai D. (Firma: CAD- und CAE-Konstruktion) (robokai)]

Jörg W. schrieb:
> Bestückungsdruck
> ging weit über den Platinenrand, aber die Platine musste so schmal sein,
> und der Bestückungsdruck wurde am Ende gar nicht beauftragt.

Ich habe schon die Fräslinien in den B-Layer gestellt, weil der 
Hersteller damit am Besten klar kam. Geht alles.

"Platinenrand" ist aber ein gutes Thema: Beschreiben Sie die taktische 
Vorgehensweise bei der Auslegung einer eine guter ESD-Führung der 
Platine für einen 19er-Einschub bei gleichzeitiger GND-Führung / Ring 
als HF-Schutz um den PCB-Rand hinweg. .. und das dann noch in eckig, 
teilausgefräst, weil der Spezialstecker eine Kante hat, die mit der 
Blende des Einschubs kollidiert und in der Platine versinken muss.

Zum Thema "Freiraumverstoß" wäre auch für viele mal interessant, sich zu 
vergegenwärtigen, dass in multi stack PCB Geräten die eine Unterseite 
neben der anderen Oberseite sitzt und da kräftig reinfunkt. Man kann 
zwar dann zum Konstrukteur rennen und in bitten eine Abschirmung drauf 
zu bauen, wird sich dann aber was über Abstände bei hohen Spannungen 
sagen lassen müssen und darf als Folge seine Einschübe alle etwas 
breiter bauen.

Solche Sachen sind es, die der Praktiker lernen muss. Und das geht heute 
SW-unterstützt mit 3D-Programmen, mit denen man ganze Geräte 
zusammebauen kann, ohne die PCBs bauen zu müssen.

Meines Erachtens brauchen E-Techniker mehr Maschinenbaukompetenz und 
nicht Maschinenbauer Techniker-kompetenz.

[Mark S. (voltwide)]

Jörg W. schrieb:(Hatte ich beispielsweise neulich: 
Bestückungsdruck
> ging weit über den Platinenrand, aber die Platine musste so schmal sein,
> und der Bestückungsdruck wurde am Ende gar nicht beauftragt.)
In diesem würde ich den Bestückungsdruck unsichtbar machen, bzw in einen 
freien user layer verschieben.

[Jörg W. (dl8dtl) (Moderator)]

Mark S. schrieb:
> In diesem würde ich den Bestückungsdruck unsichtbar machen, bzw in einen
> freien user layer verschieben.

Das Bauteil hatte einfach einen Bestückungsdruck, dann hätte ich den 
Footprint extra noch umbauen müssen. Die ganzen Bauteilreferenzen auf 
der Bestückungsdruck-Lage hatte ich sowieso schon unsichtbar gemacht.

Für das bissel Engineering-Test-Kram, was es war, war es mir einfach 
nicht mehr des Aufwands wert: die beiden daraus resultierenden 
DRC-Fehler waren überschaubar, damit erledigt.

Kai D. schrieb:
> passt das zur Firma Bosch

Jaja, wenn er "Der liebe Gott" bei "Firma" eingetragen hätte, würdest du 
das auch glauben, oder?

[Manfred P. (pruckelfred)]

Kai D. schrieb:
> "Finde den Fehler" sage ich da! Ohne jemandem zu nahe treten zu wollen,
> passt das zur Firma Bosch, fachfremde Studenten an die
> Leiterplattenentwicklung zu stellen.

Im Rahmen einer Ausbildung schadet es nicht und niemandem, die Gewerke 
der Kollegen mal näher gesehen zu haben. Ich habe viel mit Mechanikern 
zusammengearbeitet und hätte mir gewünscht, dass die meine 
elektronischen Probleme besser verstehen könnten. Gilt auch umgekehrt.

Kai D. schrieb:
> Ich sehe jeden Tag, was die Kollegen in der Sparte so wissen und tun
> müssen und lasse da gepflegt die Finger von. Da müssen richtige
> Elektroingenieure dran, die sich dauerhaft damit befassen und in die
> Details einarbeiten.

NJein. Der Hardwareentwickler hat keine Lust, tagelang Layouts zu malen. 
Das macht eine technische Zeichnerin, wo er natürlich bei speziellen 
Anforderungen stundenweise daneben sitzt. Der Trick ist, dass sich zwei 
Personen passend ergänzen.

[Michael (Firma: HW Entwicklung) (mkn)]

Manfred P. schrieb:
> Der Hardwareentwickler hat keine Lust, tagelang Layouts zu malen.
> Das macht eine technische Zeichnerin, wo er natürlich bei speziellen
> Anforderungen stundenweise daneben sitzt.

In meiner Welt ist das Layout ein ganz wesentlicher Teil der Schaltung, 
EMI relevant und kann in der nötigen Qualität nur von jemanden erledigt 
werden der genau weiß was da passiert und worauf es ankommt.
Und das ist genau der der die Schaltung entwickelt hat.

Ich habe diese von BWLern verordnete 'Arbeitsteilung' immer gehasst.
Ein ING frisch von der Uni, baut etwas am PC, das in der Simulation ganz 
toll funktioniert.
Das Layout kommt dann von einem der absolut keinen Plan hat was all die 
bunten Striche da eigentlich funktional tun.
Die Inbetriebnahme erfolgt dann von einem Techniker, der sich mit der 
schnöden Realität herumschlagen muss.

Und weil das eigentlich immer schiefgeht, bleibt man möglichst bei immer 
den gleichen Dingen bei denen keine Überraschungen mehr drohen.

Nö, ich entwickel die Schaltung, mache das Layout, pflege die LIBs, 
kommuniziere mit dem Bestücker und weiß deswegen was der kann und was 
nicht, was Probleme macht und was nicht.
Ich mache die EMI Precompliance inhouse, bin der der im EMI Labor vor 
Ort ist.
Und weil ich den ganzen Zyklus von der Anforderung bis zur Zulassung 
abdecke, nehme ich auch die Erfahrung aus all diesen Bereichen mit in 
die nächste Entwicklung.

Keine 'Teams' wo der eine schreiben, der andere lesen und der dritte 
nichts kann und niemand in der Nase bohrt ohne das der vierte es 
genehmigt, während der fünfte Protokoll schreibt und alle sich vollkomen 
einig sind das es 'der andere' war der eine Aufgabe hätte erledigen 
sollen.
All dieser Popanz soll angeblich die Effizienz erhöhen.
Nur habe ich früher die halbe Woche in sinnlosen Meetings verbracht und 
dabei noch mehr Papier zu beschreiben, um zu begründen warum Arbeit 
nicht fertig wird, wöchentlich fluide Termine abgleichen mit einem 
'Projektmanager' dessen eigentliche Tätigkeit ich bis heute nicht 
verstanden habe, weil keine Ahnung, keinen Bock, keinen Arsch in der 
Hose und immer wenns was zu erledigen gab, blieb es eh an mir hängen.

Heute bauen wir zu dritt mehr Geräte als 'damals' mit 10 Leuten, mit 
weniger Extraschleifen, weniger Informationsverlusten, weniger 
Bürokriegen weniger Geltungsbedürfniss und weniger MIMIMI.