Forum: Platinen Vias durch Testpunkte


von Jack S. (jack1505)


Lesenswert?

Hallo Forum,
ist es möglich / sinnvoll bei einem engen Layout ein Via durch ein 
Testpunkt zu führen? Das Via führt natürlich das zu messende Signal.
VG

: Verschoben durch Moderator
von Ko (emko)


Lesenswert?

Hallo,
ja genauso wie du Vias innerhalb von Pads haben kannst.

EDIT: Kommt natürlich auf deinen Fertiger an.

Gruß
emko

: Bearbeitet durch User
von Björn W. (bwieck)


Lesenswert?

Musst dem Fertiger sagen das die Vias ohne Lötstopp sein sollen.
Musst dafür sorgen das die Testnadeln dicker sind als das Vialoch.

von Rainer W. (rawi)


Lesenswert?

Memphis R. schrieb:
> ja genauso wie du Vias innerhalb von Pads haben kannst.

Vias in Pads will keiner haben, weil dann das Lötzinn abfließen kann und 
der Fertiger für nichts mehr garantiert.

von Frank O. (fop)


Lesenswert?

Gab es nicht auch kronenförmige Testnadeln mit Zentrierspitze ?

Musst wohl mal den fragen, der das Ganze nachher testen soll, welche 
Testpunkte er toll findet, was gerade noch so geht und was absoluter 
Bullshit für ihn ist.

von Ko (emko)


Lesenswert?

Rainer W. schrieb:
> Vias in Pads will keiner haben, weil dann das Lötzinn abfließen kann und
> der Fertiger für nichts mehr garantiert.

Natürlich sollte man, wenn man es macht, plugged vias nehmen.

von Bradward B. (Firma: Starfleet) (ltjg_boimler)


Angehängte Dateien:

Lesenswert?

Altium kann das wohl, auch als TH: 
https://resources.altium.com/de/p/how-use-testpoints-pcb-design-altium-designer

Es bleibt die Frage, ob es beim Tester zu Problemen kommen kann

von Rainer W. (rawi)


Lesenswert?

Memphis R. schrieb:
> Natürlich sollte man, wenn man es macht, plugged vias nehmen.

Wenn man gute Argumente zur Beruhigung der BWLer hat, geht das 
natürlich.

von Bradward B. (Firma: Starfleet) (ltjg_boimler)


Lesenswert?

>> Natürlich sollte man, wenn man es macht, plugged vias nehmen.
>
> Wenn man gute Argumente zur Beruhigung der BWLer hat, geht das
> natürlich.

Da Suche nach Fehlern durch schlechte Lötstellen und deren Behebung 
durch manuelles Löten deutlich höhere Arbeitskosten verursacht als der 
zusätzliche Arbeitsschritt "vias in pads pluggen" hat man diese 
Argumente.
Wenn der BWL'er immer noch knurrt, verweist man auf den Ärger durch 
Rückläufer, verkürzte Lebenszeit und zufällige Ausfälle im Feld durch 
geringe Lötqualität.

Ehrlich, ein BWL'er, der die fundierte Aufforderung eines 
Prozessingenieurs zur Qualitätsverbesserung ignoriert, gehört umgehend 
entlassen.

: Bearbeitet durch User
von Jack S. (jack1505)


Lesenswert?

Alles klar, danke für die vielen Antworten ich denke ich werde versuchen 
es zu vermeiden.

von Walter T. (nicolas)


Lesenswert?

Warum dann nicht ein "normales" THT-Pad?

von Peter D. (peda)


Lesenswert?

THT-Testpunkte sind Vias, da muß man nicht noch extra Vias drauflegen.

von Stefan W. (stefan_w234)


Lesenswert?

Bradward B. schrieb:
> Ehrlich, ein BWL'er, der die fundierte Aufforderung eines
> Prozessingenieurs zur Qualitätsverbesserung ignoriert, gehört umgehend
> entlassen.

Dumm nur wenn der BWLler (wie bei uns geschehen) in den Mediamarkt 
fährt, einige Consumerprodukte (Tablet, Handy, WLAN-Router) kauft und in 
der Fertigung zerlegen und analysieren lässt.

Dann stellt man nämlich fest, dass ein Großteil der asiatischstämmigen 
Produkte durchaus offene Vias in den Pads hat, was man mit ein bisschen 
Fleiß und Umdenken aber fertigungstechnisch gut in den Griff bekommen 
kann wenn man will. Die meisten Fertigungsleute halten halt auch sehr 
gerne an Dingen fest, die schon immer funktioniert haben.

von Werner (werg)


Lesenswert?

Hallo zusammen,

Testpunkt in/auf Vias funktioniert problemlos wenn,
- die Via-Geometrie passt (Bohrloch max. 0.4mm) je nach Strom
- beim Incircuit-Test
  - wenn die passende Nadel verwendet wird
    - z.B Ingun GKS 075/100 mit Kopfform 214
  - bei Vakumadaptern oder generell um einen Zinndurchstieg zu 
verhindern
    die Leiterplatte nach IPC4761 Typ I-a gefertigt wird
    (Tending auf der Top-Seite)

Hier ist das schön erklärt:
https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/oberflaeche/via-abdeckung.html

von Bradward B. (Firma: Starfleet) (ltjg_boimler)


Lesenswert?

Stefan W. schrieb:
> Bradward B. schrieb:
>> Ehrlich, ein BWL'er, der die fundierte Aufforderung eines
>> Prozessingenieurs zur Qualitätsverbesserung ignoriert, gehört umgehend
>> entlassen.
>
> Dumm nur wenn der BWLler (wie bei uns geschehen) in den Mediamarkt
> fährt, einige Consumerprodukte (Tablet, Handy, WLAN-Router) kauft und in
> der Fertigung zerlegen und analysieren lässt.
>
> Dann stellt man nämlich fest, dass ein Großteil der asiatischstämmigen
> Produkte durchaus offene Vias in den Pads hat, was man mit ein bisschen
> Fleiß und Umdenken aber fertigungstechnisch gut in den Griff bekommen
> kann wenn man will.

Halt ich für ein BWL-er Gerücht, lass mich aber gern durch fotos und 
Hintergrundbericht überzeugen. Und man sollte mal Butter bei de Fische 
geben und den Preisunterschied zwischen geplugged und nicht geplugged 
nennen. Der ist nicht so hoch, das sich die Mühe sonderlich lohnt.


Meine eigene Erfahrung ist die, das Lötzinn durch nicht abgedecktes vias 
beim Maschinenlöten wegläuft und man diese Stellen händisch nacharbeiten 
muß. Insbesonders bei BGA ein "heissgeliebter Spass". Das war bei 
IR-Reflow, aber bei Vapor-Phase ist es prinzipiell die selbe Geschichte.

und auch einen BWL'er der irgendwelche China-Produkte bei denen 
Personalkosten nicht die Rolle spielen mit Produkten vergleicht die 
unter hiesigen Mindestlohn-Anforderungen kostengünstig und 
hochqusalitativ gefertigt werden müßen, sollte man auch entlassen.

Die richtige Vorgehensweise die In-House Fertiogung zu verbessern wäre 
sich einen Experten der sich mit den typischen Problemen und Lösungen 
auskennt, zu beauftragen.

https://www.fed.de/

Der BWL'er dagegen geht zum Schrottplatz und zieht ein x-beliebiges Teil 
aus dem Matsch. Das ist ne Hinterhofklitschen-Methode.

Und wenn der Kunde auf Fertigung nach IPC-xyz verlangt und die IPC 
schteibt nun mal gefüllte Vias vor, dann muss man das eben so machen.

https://www.fed.de/


> Die meisten Fertigungsleute halten halt auch sehr
gerne an Dingen fest, die schon immer funktioniert haben.


Eben, "never change a running system". So machte es auch intel als sie 
noch Profite machten.

: Bearbeitet durch User
von Stefan W. (stefan_w234)


Lesenswert?

Bradward B. schrieb:
> Und wenn der Kunde auf Fertigung nach IPC-xyz verlangt und die IPC
> schteibt nun mal gefüllte Vias vor, dann muss man das eben so machen.

Das tut die IPC grundsätzlich nicht. Das ist Sache des Anwenders bzw. 
seines Entwicklers.

Bradward B. schrieb:
> Meine eigene Erfahrung ist die, das Lötzinn durch nicht abgedecktes vias
> beim Maschinenlöten wegläuft und man diese Stellen händisch nacharbeiten
> muß.

Das ist richtig, aber das einzige Problem ist dass die Lötstelle nicht 
mehr so aussieht wie früher. Sie ist elektrisch funktional, mechanisch 
stabil, IPC-konform und somit voll verwendbar.

von Roland E. (roland0815)


Lesenswert?

Stefan W. schrieb:
> ..
>
> Bradward B. schrieb:
>> Meine eigene Erfahrung ist die, das Lötzinn durch nicht abgedecktes vias
>> beim Maschinenlöten wegläuft und man diese Stellen händisch nacharbeiten
>> muß.
>
> Das ist richtig, aber das einzige Problem ist dass die Lötstelle nicht
> mehr so aussieht wie früher. Sie ist elektrisch funktional, mechanisch
> stabil, IPC-konform und somit voll verwendbar.

Auch das ist ohne Mehrkosten oä deutlich reduzierbar:
Qnd: Via unten überdrucken (lassen).

Sauberer: Durchsteiger in der richtigen Größe wählen, dann tropft es 
auch nicht durch.

von Bradward B. (Firma: Starfleet) (ltjg_boimler)


Angehängte Dateien:

Lesenswert?

>>> Meine eigene Erfahrung ist die, das Lötzinn durch nicht abgedecktes vias
>>> beim Maschinenlöten wegläuft und man diese Stellen händisch nacharbeiten
>>> muß.
>>
>> Das ist richtig, aber das einzige Problem ist dass die Lötstelle nicht
>> mehr so aussieht wie früher. Sie ist elektrisch funktional, mechanisch
>> stabil, IPC-konform und somit voll verwendbar.

Oben wurde aber nicht auf die Ästhetik sondern auf das Urteil des 
Bestückers verwiesen. Und seiner Garantie auf korrekte Funktion, wenn 
das Zinn nicht an der vorgesehenen Stelle verbleibt.

> Auch das ist ohne Mehrkosten oä deutlich reduzierbar:
> Qnd: Via unten überdrucken (lassen).

Dann ist es kein (unplugged) Via sondern ein blind ("Sackloch").

> Sauberer: Durchsteiger in der richtigen Größe wählen, dann tropft es
> auch nicht durch.

Die richtige Größe (Durchmesser) wird aber von mehr Anforderungen 
bestimmt als "darf nicht größer als xx sein, damit Lot (abhängig von 
seiner Oberflächenspannung) nicht durchläuft". Ne Mindestgröße braucht 
man für die Metallisierung. Und bei Mehrlagenplatinen ist das aligment 
auch nicht beliebig wünschbar.

Auf Reduzierung des Pastenaufdruckes wurde auch schon verwiesen. Das 
wird dann schnell ein Multidimensionales Parameterspiel (funktioniert 
nur wenn Temperatur, Paste, Pad-geometrie, pastenaufdruck, Lötdauer, ... 
aufeinander abgestimmt ist). Auch im Hinblick darauf, das man später 
andere, weitere Fertiger beauftragen will (muß), und denen auch noch 
freie Wahl an benutzen Fertigungslines lässt, entscheidet man sich 
besser für ein robustere PCB-Design, also plugged vias oder keine vias 
in (landing) pads.

: Bearbeitet durch User
von Stefan W. (stefan_w234)


Lesenswert?

Bradward B. schrieb:
> Oben wurde aber nicht auf die Ästhetik sondern auf das Urteil des
> Bestückers verwiesen.

Ja. Aber der Bestücker beurteilt auch nur optisch, entweder per AOI oder 
Sichtkontrolle. Tun wir zumindest als EMS Dienstleister. Streng nach IPC 
Annahmekriterien. Und die sagen ganz klar, wenn Benetzung vorhanden ist 
die Lötstelle erstmal okay. Glaubst du, die bei Foxconn oder Pegatron 
sind doof?

von Roland E. (roland0815)


Lesenswert?

Bradward B. schrieb:
>...
>
>> Auch das ist ohne Mehrkosten oä deutlich reduzierbar:
>> Qnd: Via unten überdrucken (lassen).
>
> Dann ist es kein (unplugged) Via sondern ein blind ("Sackloch").
>

Also vom überdrucken des Durchsteigers mit Lötstop wird es ein Sackloch?

Der ist gut, den muss ich mir merken, wenn die Platinenhersteller wieder 
mosern X-)

>> Sauberer: Durchsteiger in der richtigen Größe wählen, dann tropft es
>> auch nicht durch.
>
> Die richtige Größe (Durchmesser) wird aber von mehr Anforderungen
> bestimmt als "darf nicht größer als xx sein, damit Lot (abhängig von
> seiner Oberflächenspannung) nicht durchläuft". Ne Mindestgröße braucht
> man für die Metallisierung. Und bei Mehrlagenplatinen ist das aligment
> auch nicht beliebig wünschbar.
>

Ja, man braucht eine Mindestgröße. Die hängt (inzwischen) ausschließlich 
vom Mindestbohrdurchmesser (10x Bohrtiefe) ab. Kannst dir ja jetzt mal 
ausrechnen, wie dick dein Mindestbohrer bei den üblichen 1,6mm Platine 
wird.

Günstiger wirds ab 0,3mm Werkzeug. Das ergibt ein Restloch von rund 
maximal 0,2mm. Da tropft normal auch nix mehr durch. Auch ohne 
überdrucken mit Lötstop.

Ab 0,3mm freiem Querschnitt im Restloch sickert das Zinn durch und 
bildet Tropfen/Stalagtitien. Darunter hält es die Oberflächenspannung 
zurück und es bildet (nur) kaum sichtbare Buckel.

Das sind so die Erfahrungswerte.

Mit IPC-konform hat das natürlich nichts zu tun, ist was für 
"SchnellmalnenbilligenProto" oder Privatfrickler, die einen TO252 mit 
dem Lötkolben von unten auflöten (müssen).

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.