Announcement: there is an English version of this forum on Moin, seit ein paar Jahren entwerfe ich gelegentlich kleinere Platinen. Zunächst mit KiCAD 5 gestartet bin ich jetzt bei KiCAD 8. Ich frage mich, wie man ein Layout möglichst effektiv erstellt. Ich zeichne zunächst den Schaltplan (im Schaltplaneditor), dann ordne ich den Bauteilen die Footprints zu (oder muß gelegentlich welche erzeugen bzw. ändern), dann wechsle ich zum Platineneditor. Die Platinengröße ist meistens irgendwie bedingt (z.B. durch das Gehäuse) und mechanische Löcher für Schrauben oder Kabelführungen müssen ebenfalls berücksichtigt werden. Nun versuche ich, die Bauteile möglichst sinnvoll auf der Paltine anzuordnen. Dann zeichne ich die Leiterbahnen. Irgendwie scheint das iterativer Prozeß zu sein. Immer wieder stelle ich fest, daß es z.B. sinnvoller ist ein Bauteil zu verschieben oder zu drehen, um weniger komplexe Leiterbahnen zu erhalten. Dabei muß ich dann oft die bereits gezeichneten Leiterbahnen erst wieder löschen, da KiCAD ein Verschieben nur zuläßt, wenn dadurch keine anderen berührt werden. Drehen eines Bauteils ist damit praktisch unmöglich. Das ist alles ziemlich mühsam. Manchmal dauert es Tage bis ich mit dem Layout zufrieden bin. Mit zunehmender Erfahrung wird es langsam besser, da man schon ahnt, was gehen könnte und was nicht. Aber mühsam ist es dennoch. Irgendwie wäre es schön, wenn man den ganzen Prozeß irgendwie effektiver gestalten könnte. Vielleicht habt Ihr ja ein paar gute Tips für mich.
Svensson schrieb: > Manchmal dauert es Tage bis ich mit dem > Layout zufrieden bin. Also ein eher einfaches Layout wenn Du schon nach Tagen damit fertig bist. Svensson schrieb: > Verschieben nur zuläßt, wenn dadurch keine anderen berührt werden. Was der Sinn eines Online DRC ist. Er behütet Dich vor Fehlern. > gute Tips Hast Du schon selber gefunden: > Mit zunehmender Erfahrung wird es langsam besser
Svensson schrieb: > Manchmal dauert es Tage bis ich mit dem > Layout zufrieden bin. Manche haben einfach Glück...
Svensson schrieb: > Aber mühsam ist es dennoch. Du sagst es. Und ganz klar, eine sinnvolle Platzierung ist essentiell für gutes Layout. Und wie begeistert war ich, als Protel99 mit einem Autoplacer kam. War auch beeindruckend, dem bei der Arbeit zuzusehen. Nur das Ergebnis taugte leider nichts! Leider habe ich nie etwas besseres gefunden.
Svensson schrieb: > Mit zunehmender Erfahrung wird es langsam besser, > da man schon ahnt, was gehen könnte und was nicht. Das ist der Trick an der Sache. Übung und Erfahrung.
Svensson schrieb: > Vielleicht habt Ihr ja ein paar gute Tips für mich. Hast Du schon die "Gummibänder"? Wenn Du die Bauteile platzierst, dass von jedem Pin ein "Gummiband" dahin geht, wo es noch angeschlossen werden muss? Das ermöglicht es Dir visuell, die Bauteile so zu verschieben dass die Gummibänder möglichst wenig und wenig verdreht sind.
Was versteht man denn unter "Gummibändern"? Die automatischen direkten Luftlinien von KiCAD benutze ich natürlich. Gibt es eigentlich eine Funktion, die alle Leiterbahnen, die zu einem Bauteil führen, gleichzeitig löscht, um quasi mit den Luftlienien neu anzufangen?
Svensson schrieb: > Mit zunehmender Erfahrung wird es langsam besser, da man schon ahnt, was > gehen könnte und was nicht. Aber mühsam ist es dennoch. Daher ist das ein JOB. Den könnte man auslagern wenn man mit dem Ergebnis den ein Autoplacer und Autorouter liefert nicht einverstanden ist. Es wird übrigens alles noch schwieriger, wenn man begreift dass die Lötpads je nach Produktionsprozess anders sein sollen, wenn Leiterbahnabstände und -breiten wegen Spannung und Strom wichtig werden, wenn Leiterbahnführung wegen EMV und Schwingneigung nicht irrelevant ist und Masseflächen nicht einfach reingeschüttet werden dürfen, denn all das ignoriert ein Autodingens auch.
Svensson schrieb: > Gibt es eigentlich eine Funktion, die alle Leiterbahnen, die zu einem > Bauteil führen, gleichzeitig löscht, um quasi mit den Luftlienien neu > anzufangen? Rechts unten hast du ein Fenster, wo du festlegen kannst, was du alles auswählen willst. Setze alles zurück und nur das Häkchen bei „Leiterbahnen“. Danach ziehst du ein Rechteck von links oben nach rechts unten um dein Bauteil und drückst die Löschtaste. Danach nicht vergessen, die Auswahl wieder auf „alles“ zu setzen.
Das ist schon einmal ein Supertip! Habe ich gleich ausprobiert.
Svensson schrieb: > Irgendwie scheint das iterativer Prozeß zu sein. Immer wieder stelle ich > fest, daß es z.B. sinnvoller ist ein Bauteil zu verschieben oder zu > drehen, um weniger komplexe Leiterbahnen zu erhalten. So läuft das auch bei mir. Allerdings kann man sich ein paar Iterationsschritte sparen, in dem man zunächst Cluster baut von Bauteilen die sowieso dicht beieinander platziert werden müssen. D.h. z.B. 1. erstmal die Entkopplungs-Kondensatoren und Serien-Widerstände zur Terminierung dicht an die Chip-Pins platzieren. 2. Die Schaltregler-Bauteile eng platzieren so dass die Loop-Fläche klein wird. 3. Die Außenmaße der Platine definieren und dann die (großen) Schnittstellen/ Steckverbinder an den Rändern verteilen oder an den benötigten Stellen fixieren. 4. Die Blöcke dann so verteilen und drehen, dass die Leiterzüge nicht unnötig um das zu erreichende Bauteil herumgeführt werden müssen. 5. Power-Planes/ Power Rails routen 6. Schnelle Interfaces routen 7. Den Rest routen 8. Optimieren
:
Bearbeitet durch User
Wer weniger aufwändige Sachen macht, muss nicht unbedingt mit Programmen arbeiten die zu viel selber machen ohne zu fragen. Das ist oft ein Nachteil. In der Regel habe ich einen Schaltplan auf Papier gedruckt. Manchmal arbeite ich frei nach Kopf. Alle gerouteten Verbindungen werden im Plan farbig markiert, ebenso die Bauteile. Da ist Sprint Layout ein sehr gutes Werkzeug mit maximalem Spielraum. Mit der Zeit lernt man die Vorgehensweise sehr gut weil einem von der Planung her nichts abgenommen wird. Es kann auch sinnvoll sein in Blöcken zu routen, um das hinterher zusammen zufügen. Wie gesagt, rede ich von einfacheren Layouts. Würden Prozessoren ins Spiel kommen müsste man sich eine Taktik zurecht legen oder eben das Programm wechseln. Bei mir im Hobbybereich mit vielen eher analogen Sachen bin ich mit Sprint Layout voll zufrieden, auch weil es leicht zu bedienen ist. Wenn man selten was macht ist das einfachere eben nicht so leicht zu vergessen. MfG
:
Bearbeitet durch User
Herbert Z. schrieb: > Wer weniger aufwändige Sachen macht, muss nicht unbedingt mit Programmen > arbeiten die zu viel selber machen ohne zu fragen. KiCad macht nichts selbst ohne zu fragen. Herbert Z. schrieb: > In der Regel habe ich einen Schaltplan auf Papier gedruckt. Manchmal > arbeite ich frei nach Kopf. Alle gerouteten Verbindungen > werden im Plan farbig markiert, ebenso die Bauteile. Damit verzichtet man aber auch auf alle Meldungen zu möglichen Fehlern, die ERC und insbesondere DRC bieten. M.E.n. keine gute Strategie. Mag bei sehr primitiven Layouts noch akzeptabel sein, nicht aber bei Layouts, die über sagen wir 10 Bauteile hinausgehen. Denn dann ist das Risiko von Schusselfehlern, die der DRC bemängeln würde, einfach zu hoch.
:
Bearbeitet durch User
Svensson schrieb: > Das ist schon einmal ein Supertip! Habe ich gleich ausprobiert. Du wirst in der CAD-Software noch in 20 Jahren Funktionen entdecken, die du bis dato nie benutzt hast.
:
Bearbeitet durch User
Hallo Irgendwie zeigt deine Anfrage und die (leider) zutreffenden Antworten das Kernproblem bei all den Anleitungen, (Video-)Tutorials, Programmbeschreibungen im Netz als auch in Büchern usw. - und zwar nicht nur beim CAD von Platinen, sondern auch der digitalen Fotobearbeitung, "Entwicklung" von einfachen analogen Schaltungen, den programmieren von µC, der Vermittlung von "höherer" Mathematik usw. Für dieses und jenes Programm gibt es je nach Beliebtheit einige bis sehr viele Tutorials und mehr oder weniger gute "Bedienungsanleitungen" vom jeweiligen Hersteller bzw. von netten Anwendern. Aber das Grundsätzliches Vorgehen, das Denken hinter z.B. Cad Platinen Design, der Fotobearbeitung,beim µC programmieren in der Praxis, die Tricks die manche über Jahre erworben haben usw. wird nur sehr selten bis gar nicht (oder gegen sehr viel Geld -Kurse- und dann meist auch nur halbherzig und eher realitätsfern in perfekter Umgebung durch reine Lehrgangsleiter) weitergegeben. Aber das ist es doch was wichtig wäre und nicht nur Anfängern echte Arbeit und Frusterfahrungen zumindest etwas abnehmen würden. Klar man kann nicht alles vermitteln - aber warum schweigen sich alte Hasen über die "kleinen" aber feinen echten Tips und Tricks allgemeiner Natur aus? Die reine Bedienung von einzelnen Programmen (aber auch so mancher Maschinen) kann man rein durch Anleitungen und ausprobieren relativ einfach lernen, bzw. gerade im Netz und auf Videoplattformen wird einen wirklich gut geholfen. Aber der sogenannte Workflow, die grundsätzlichen (Programmunabhängigen) Fehler, die Abkürzungen welche Praktiker über die Jahre erkannt haben , wie man verhindert das man selbst das Rad anstrengend für sich zum 100 male neu erfinden muß usw. das fehlt irgendwie. Warum gibt es nicht mehr von der Sorte " Martin K. (mk279)" die der Gemeinschaft einfach so helfen und stolz darauf sind das "Neulinge" vielleicht wer Weg etwas leichter gemacht wird, als den welchen man selbst gehen mußte?
:
Bearbeitet durch User
Wenn man Bauteile oder einen Block nochmal verschiebt, kann man ungebundene Leiterbahnen mit dieser Aufräumfunktion löschen, also alle die nicht verbunden sind.
Heinz-Maria schrieb: > Funktionen entdecken, die > du bis datió nie benutzt hast. Der Selektionsfilter ist ein extrem mächtiges Werkzeug. Sollte man kennen. V9 hat den nun auch für den Schaltplan. Die Diskussion das mächtige Tools eben erlernt werden müssen und diese anachronistischen simpel Tools (u.a. sprint) einfach aus der Zeit gefallen sind, geht an der Frage des TO vorbei. Er nutzt bereits Kicad. Svensson schrieb: > Verschieben nur zuläßt, wenn dadurch keine anderen berührt werden Ist eine einstellbare Routing Strategie. Push and shove funktioniert derzeit nur mit einzelnen Track zufriedenstellend. Bauteile kann man mit (G)rab ziehen, aber dann nicht rotieren. Je nach Router Einstellung wird Kollision verhindert, umgangen oder der Track geschoben. Svensson schrieb: > irgendwie effektiver Schau Dir an was Du alles auf Tastenkürzel legen kannst und leg stell dir die häufig benutzen Funktionen zusammen. Ich kann auch nur dazu raten jedem Footprint das 3D Modell zuzuweisen und viel mit der 3D Ansicht zu arbeiten. Man erkennt so viele Fehler und kann die komplette PCB als 3D Modell ins Gehäuse einpassen. Ich habe mir so auch eigene PCB Module erstellt die ich als normales Bauteil einfügen kann. Arbeite mit Kicad Plugins und hierachischen Schaltplänen. So kannst Du mit 'Replicate Layout' wiederkehrende Blocks nur einmal layouten, Schaltplanteile und Layouts für wiederverwendung exportieren und zahlreiche andere Dinge die viel Zeit sparen.
Angehängte Dateien:
-
PLL.jpg
370 KB
Johannes F. schrieb: > Mag > bei sehr primitiven Layouts noch akzeptabel sein, nicht aber bei > Layouts, die über sagen wir 10 Bauteile hinausgehen. Denn dann ist das > Risiko von Schusselfehlern, die der DRC bemängeln würde, einfach zu > hoch. Ich habe jetzt die Bauteile nicht gezählt, aber sind mehr als zehn. Ps: Ich liebe maximal breite Leiterbahnen. Die sind robust bei einer Reparatur und sparen Ätzmittel beim selber machen.;-)
:
Bearbeitet durch User
Herbert Z. schrieb: > Ich habe jetzt die Bauteile nicht gezählt, aber sind mehr als zehn. Klar geht das. In der Lehre haben wir Layouts mit Reibesymbolen geklebt. Ist nur schwer vermittelbar warum man das heute noch tun sollte.
Michael schrieb: > Ist nur schwer vermittelbar warum man das heute noch tun sollte. Yep, eins der wirklich am meisten nützlichen Features moderner EDA-Suites ist, dass man die Parität von Schaltplan und Layout jederzeit verifizieren kann und so keine offenen Verbindungen oder Kurzschlüsse fabriziert. Regel #1 dafür: jedes Layout vor der Fertigung noch einmal durch den DRC laufen lassen, egal, wie klein die Änderung erscheinen mag, die man gerade „nur noch schnell“ gemacht hat. Zuvor natürlich die Regeln so justieren, dass es keine DRC-Meldungen gibt, die irrelevant für das aktuelle Projekt sind.
Michael schrieb: > Klar geht das. > In der Lehre haben wir Layouts mit Reibesymbolen geklebt. > Ist nur schwer vermittelbar warum man das heute noch tun sollte. Wenn man das jahrelang mit Lupe Rasierklinge und krummen Buckel gemacht, dann wird man Sprint Layout schätzen. Wer noch nie geklebt hat, was weiß der schon, aber beim kleben lernt man das routen.
Herbert Z. schrieb: > aber beim kleben lernt man das routen. Nunja, darüber kann man debattieren. Ich denke, man kann das Routen mit einer zeitgemäßen Software wie KiCad noch viel besser und (zeit-)effizienter lernen. Die Entwicklung der Elektronik schreitet eben voran, und damit auch die Entwicklung der (Software-)Werkzeuge. Wer nicht mit der Zeit geht, geht mit der Zeit. Soll nicht heißen, dass jemand wie du, der dieses System eben schon beherrscht und damit "aufgewachsen" ist, es unbedingt ändern muss. Aber jemand, der das Layout-Designen von Anfang an neu lernt, sollte dies m.E.n. mit moderner Software tun.
Johannes F. schrieb: >> aber beim kleben lernt man das routen. Ich hätte besser geschrieben, dass ich damals das routen beim kleben gelernt habe . Das war eine Zeit da hat auch meine Firma Layouts von Studenten "kleben "lassen. Kann man sich heute gar nicht mehr vorstellen. Ich hab dann als es Software zum routen gab mir zwei drei Sachen angesehen und bin dann über Sprint gestolpert...und daneben liegen geblieben. Ist ungefähr so wie damals mit Klebesymbolen, Millimeterpapier und Rasierklinge zum abkratzen von Fehlern, aber deutlich praktischer. Es war auch körperlich anstrengend. Heute brauche ich nichts anderes mehr. Außerdem bin ich auch keine 30 mehr. Das was man tut, sollte zum verwendeten Programm passen. Für einen Segelflieger braucht man keinen Berufspilotenschein. MfG
Herbert Z. schrieb: > beim kleben lernt man das routen Das sehe ich anders. Beim Kleben hat man einen falsch eingeschlagenen Weg meist nicht berichtigt, weil das Tage gedauert hätte. Man hat darum herumgeflickt. Statt mechanischer Schreibmaschine ist man mit einer modernen Textverarbeitung einfach besser und schneller. Ist beim CAD nix anderes.
Michael schrieb: > Man hat darum herumgeflickt. Nein, ich nicht denn ich hatte natürlich das gezeichnete Layer auf Papier. Also so, dass man noch radieren konnte. Michael schrieb: > Statt mechanischer Schreibmaschine ist man mit einer modernen > Textverarbeitung einfach besser und schneller. > Ist beim CAD nix anderes. Heute schon, aber es gab auch Zeiten, da gab es keine Computer und man musste mit Fehlern anders umgehen. Ich schätze mal, diese Zeiten kennst du nicht. Michael schrieb: > Ist beim CAD nix anderes Ich habe mal an einer Deckel Fp1 und 2 fräsen gelernt und an einer polnischen Leit und Zugspindel drehen. CNC kam später, aber das hat mich nicht interessiert weil mein beruflicher Werdegang etwas anderes vorsah.
:
Bearbeitet durch User
Herbert Z. schrieb: > Ich schätze mal, diese Zeiten kennst du nicht. Starke Argumentation. Nur weil der Fauskeil in Deiner Jugend das Mittel der Wahl war, muss er es auch bleiben.
Herbert Z. schrieb: > an einer polnischen Leit und Zugspindel drehen. Lustig: ich auch. :-) aber OT hier …
Also deswegen muß man sich nicht streiten. Ich habe früher als Jugendlicher auch schon mal eine Platine mit dem Edding auf das Kupfer gemalt und dann mit Eisen-III-Chlorid auf Mutters Warmhalteplatte geätzt. Später habe ich auch einmal ein Layout auf Folie geklebt. Und dann mit dem Laserdrucker auf Folie gedruckt. Hat zwar funktioniert, war aber nicht die ultimative Lösung. Und besonders professionell sah das auch nicht aus. Tatsächlich habe ich Sprint Layout vor vielen Jahren sogar gekauft (noch auf DVD). Mir war das jedoch zu limitiert und ich habe mich nach etwas Neuem umgesehen und dabei KiCAD entdeckt. Natürlich muß man sich einarbeiten, die Symbole sind zunächst etwas "ungewohnt", aber das gilt eigentlich für jedes neue Programm. Toll fand ich gleich die Verbindung von Schaltplan und PCB und natürlich auch die umfangreichen Bibliotheken. Tatsächlich zeichne ich auch Lochrasterplattenaufbauten für Prototypen mit KiCAD. Allerdings mußte ich feststellen, daß eine "echte" Platine sich schon bei einer Stückzahl von etwa drei lohnt, weil sie viel einfacher und damit schneller gelötet werden kann; zudem werden auch Fehler vermieden. Obwohl ich Sprint auch habe, werde ich es wohl nicht wieder benutzen, egal wie klein das Projekt auch ist.
:
Bearbeitet durch User
Michael schrieb: > Nur weil der Fauskeil in Deiner Jugend das Mittel der Wahl war, muss er > es auch bleiben. Nein, ich habe nur eine Zeit beschrieben die viele nicht kennen und in der trotzdem gutes, aber anders als heute geschaffen wurde...
Herbert Z. schrieb: > Nein, ich habe nur eine Zeit beschrieben die viele nicht kennen und in > der trotzdem gutes, aber anders als heute geschaffen wurde... Klar, der natürliche Lauf der Dinge. Allerdings war die Frage in diesem Thread speziell über Kicad, da ist es wenig angebracht, darüber zu philosophieren, dass es früher anders gemacht wurde.
Jörg W. schrieb: > Allerdings war die Frage in diesem Thread speziell über Kicad, da ist es > wenig angebracht, darüber zu philosophieren, dass es früher anders > gemacht wurde. Habe ich so nicht eingefädelt. Ich habe nur geantwortet.
Johannes F. schrieb: > Aber jemand, der das Layout-Designen von Anfang an neu > lernt, sollte dies m.E.n. mit moderner Software tun. Sprint Layout ist eine moderne Software. Aber es gibt verschiedenes, wie beim Auto. Handschaltung oder Automatik, muss jeder für sich selber entscheiden.
Herbert Z. schrieb: > Sprint Layout ist eine moderne Software. Naja. Herbert Z. schrieb: > Handschaltung oder Automatik, muss jeder für sich selber > entscheiden. Wenn du die Luftlinien und ERC/DRC bei KiCad unbedingt als "Automatik" sehen willst ... Wir drehen uns im Kreis. Für mich ist hier EOD.
Johannes F. schrieb: > Wenn du die Luftlinien und ERC/DRC bei KiCad unbedingt als "Automatik" Du beurteilst eine Software die du nicht kennst wie ich sehe. Würdest du Sprint kennen, dann würdest du wissen, das sehr wohl ein DRC Check vorhanden ist. Damit hat sich das Thema erledigt!
Ich hätte da noch eine etwas verschämte Frage: kann man eigentlich den Vias/Durchkontaktierungen trauen? Das sind doch praktisch Hohlnieten, die die beiden Kupferlagen miteinander verbinden. Das ist doch eine rein mechanische Verbindung, kann das nicht oxidieren oder sich lockern? Sind die wirklich langzeitstabil? Bei einem THT-Pad besteht eigentlich eine Lötverbindung auf der Oberseite, auf der Unterseite und durch die Kapillarwirkung wird das Lot auch noch hineingezogen. Die dürften außerordentlich stabil sein. Oder anders gefragt, ist es - aus Sicht der Langzeithaltbarkeit - besser, Vias zu nehmen oder lieber "lange Umwege" mit den Leiterbahnen in Kauf zu nehmen?
:
Bearbeitet durch User
Svensson schrieb: > Oder anders gefragt, ist es - aus Sicht der Langzeithaltbarkeit - > besser, Vias zu nehmen oder lieber "lange Umwege" mit den Leiterbahnen > in Kauf zu nehmen? Hast schon mal von Langzeit Problemen mit Vias gehört, gelesen? Ich noch nicht. Wenn du im Netz suchst...
Svensson schrieb: > praktisch Hohlnieten Nein. Kurz nach den Verschwinden der Dinosaurier hat man den Prozess umgestellt. Das sind aufgalvanisierte Kupferhülsen und die gibts von 0,1mm bis unendlich, burried, plugged & capped und ja, die sind zuverlässig. Es gibt aber noch Dinosaurier die zuhause mit wahnsinnig viel Arbeit und Chemie sehr schlechte PCBs herstellen, wofür sie irgendwelche Gründe anführen die außer ihnen eigentlich niemand versteht. Die verwenden für doppelseitig dann Kupferhülsen und haben jede Menge Aufwand und Ärger damit. Alle anderen Bestellen sich für den Gegenwert einer Kugel Eis lieber professionelle PCBs bei JLC, Aisler und Co. An welche Krafteinwirkung hast Du den bei Deinen Überlegungen gedacht, wo kommt die her, wie wirkt die genau und warum behebt man dann nicht lieber das eigentliche Problem?
Svensson schrieb: > Ich hätte da noch eine etwas verschämte Frage: kann man eigentlich den > Vias/Durchkontaktierungen trauen? Kurze Antwort: ja. Lange Antwort: ja, aber: Es gibt wohl Stabilitätsprobleme bei "Via-in-Pad", d.h. für Vias die direkt unter SMD Pads sitzen. Auf der anderen Seite bieten diese viele Vorteile, z.B. Platzersparnis und für BGAs. Die Kosten dafür sind auch höher. Ist glaube ich hier aber etwas over-the-top. Bei Bedarf mal googeln. Vias bei GND Planes bzw. Power Planes erhöhen aber im Gegenteil die Stabilität und den Zusammenhalt der PCB-Schichten. Außerdem wichtig damit keine Kupfer-Inseln entstehen. Wichtig: Wenn ein Via für eine Signalleitung genutzt wird, sollten 1-2 GND-Vias dicht daneben platziert werden. Ist wichtig für den Rückfluss des Stroms. Anderenfalls baust Du Antennen. Für differentielle Leitungen z.B. USB D+ D- müssen die Vias symmetrisch gesetzt werden, d.h. die gleiche Zahl im Pfad und eine ähnliche Position. Vias erhöhen die Induktivität der Leitung geringfügig. Das spielt bei High-Speed Interfaces eine gewisse Rolle. Wenn es nicht auf Signallaufzeiten ankommt und man das Ziel ohne Vias erreichen kann, geht's auch ohne Via. Wenn es aber darauf ankommt wie z.B. bei High-Speed Interfaces wie bei schnellerem SDIO oder SDRAM-/ DDR-RAM sind (unterschiedlich) lange Leitungen keine gute Option.
Svensson schrieb: > kann man eigentlich den Vias/Durchkontaktierungen trauen Industriell gefertigt: ja.
Martin K. schrieb: > Es gibt wohl Stabilitätsprobleme bei "Via-in-Pad" Das Via schluckt nur das Lötzinn, von dem heutzutage wahnsinnig wenig verwendet wird. Deswegen filled & capped Vias wenn man die in Pads legt.
Michael schrieb: > Das Via schluckt nur das Lötzinn, von dem heutzutage wahnsinnig wenig > verwendet wird. > Deswegen filled & capped Vias wenn man die in Pads legt. Klar, VIA-in-Pad nur mit Capping! Kein Via im Pad platzieren, wenn das nicht durch den Fertiger abgedeckt (capping) werden kann. Hier gibt's was darüber: https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/bohren-durchkontaktierung/via-in-pad.html
> Das sind aufgalvanisierte Kupferhülsen und die gibts von 0,1mm bis unendlich, burried, plugged & capped und ja, die sind zuverlässig. Da habe ich was gelernt. Ich hatte das Katalog-Bild vor Augen, wo Nietgeräte und Beutel von 10.000 Hohlnieten angeboten wurden. Dachte fälschlicherweise die Industrie würde das auch so machen, halt nur im Industrieprozeß. Die Worte hinter dem Unendlich sagen mir jetzt erst einmal nichts, aber ich nehme mit, daß sie zuverlässig sind. Und nein, ich werde nicht mehr mit Chemie herumpanschen (das hat damals schon genug häßliche Flecken gemacht). Für mich ist der derzeit optimale Workflow das Entwerfen mit KiCAD und dann die Fertigung bei Aisler. > Es gibt wohl Stabilitätsprobleme bei "Via-in-Pad", d.h. für Vias die direkt unter SMD Pads sitzen. Das hatte ich schon gelesen. Allerdings dürfte das in meinen Anwendungen wohl nie vorkommen. > Wichtig: Wenn ein Via für eine Signalleitung genutzt wird, sollten 1-2 GND-Vias dicht daneben platziert werden. Ist wichtig für den Rückfluss des Stroms. Anderenfalls baust Du Antennen. Ich vermute, das gilt nur für schnelle Signale? Bei meinen Anwendungen war bisher der Fast-IIC-Bus mit seinen 400kHz das schnellste Signal. Auch habe ich bisher noch nie eine mehr als 2-lagige Platine entworfen. In meinem Kopf sind Platinen immer noch überwiegend irgendwie 1-seitig, deshalb auch die Fragen hier. Ich gewöhne mich gerade langsam an die Möglichkeiten, die die zweite Seite bietet.
Svensson schrieb: > möglichst effektiv effektiv: das Verhältnis zwischen angestrebten und erreichten Ziel effizient: der Aufwand, der benötigt wird, um das Ziel zu erreichen du möchtest vermutlich eher "möglichst effizient" arbeiten (also deinen Aufwand verringern), und eher zweitrangig "möglichst effektiv" (also möglichst alle Ziele erreichen)
:
Bearbeitet durch User
Svensson schrieb: > Ich vermute, das gilt nur für schnelle Signale? Bei meinen Anwendungen > war bisher der Fast-IIC-Bus mit seinen 400kHz das schnellste Signal. Ja, I2C bei 400kHz sollte passen. Es kommt aber auf die Rise- und Fall-Time an. Aktuelle Microcontroller bieten da abseits von I2C bei den GPIOs schon sehr kurze Zeiten an. >Auch habe ich bisher noch nie eine mehr als 2-lagige Platine entworfen. Hier am besten orthogonal Routen (z.B. oben nur horizontale Bahnen, unten nur vertikale). Abhängig davon was Du machst, lohnen sich 4 Lagen auch schon recht schnell, weil die Stromversorgung der vielen Chips sehr viel einfacher wird. Spart auch einiges an Routing-Zeit.
:
Bearbeitet durch User
Herbert Z. schrieb: > Ich habe jetzt die Bauteile nicht gezählt, aber sind mehr als zehn. > Ps: Ich liebe maximal breite Leiterbahnen. Die sind robust bei einer > Reparatur und sparen Ätzmittel beim selber machen.;-) Herbert Z. schrieb: > der schon, aber beim kleben lernt man das routen. Sorry, aber Deine Platine ist genau das Gegenteil von gelerntem Routen. Alleine die ganzen nicht verbundenen Kupferflächen lassen einen beim Anbblick Erschaudern. Vernünftige Masseführung zum 7805 gibts auch nicht, die macht ne Weltreise um die Platine. Zu dicke Leiterbahnen sorgen nur für mehr Chancen für Lötbrücken. Verbindungen die "HF" im Namen haben macht man nicht dicker als nötig, EMV lässt grüßen...
@wegstabenverbuchsler Also alle Ziele müssen schon erreicht werden, denn die Platine muss natürlich funktionieren. Das Erreichen der Ziele soll dann noch effizient sein. @Martin > Hier am besten orthogonal Routen (z.B. oben nur horizontale Bahnen, unten nur vertikale). Interessanter Ansatz - muss ich mal ausprobieren. Das dürfte aber zu einer Vielzahl an Vias führen. > Stromversorgung der vielen Chips Bisher hatte ich noch nie mehr als sechs Chips neben dem MC. Aber tatsächlich ist die Stromversorgung oft eine Herausforderung. Kann man denn Vias eigentlich nur zwischen einzelnen Lagen machen, oder verbinden die immer alle Kupferlagen und müssen dann entsprechend "ausgespart" werden? Würde mann dann eher die Stromversorgung nach innen legen oder nach außen?
:
Bearbeitet durch User
Svensson schrieb: > Interessanter Ansatz - muss ich mal ausprobieren. Das dürfte aber zu > einer Vielzahl an Vias führen. Interessiert erstmal nicht. Optimieren kannst du ja am Ende immer noch. > Kann man denn Vias eigentlich nur zwischen einzelnen Lagen machen, oder > verbinden die immer alle Kupferlagen und müssen dann entsprechend > "ausgespart" werden? Normalerweise letzteres, alles andere ist teuer und bspw. bei Aisler auch nicht im Pool verfügbar. > Würde mann dann eher die Stromversorgung nach innen > legen oder nach außen? Bei 4 Lagen üblicherweise Routing auf den Außenlagen und Versorgung innen, aber das ist natürlich kein Gesetz. Bei 6 Lagen dann ganz innen noch zwei Routinglagen dazu. Wenn du das Routing in der Mitte und GND / Versorgung außen machst, hast du zwar eine gute Schirmung, musst aber von jedem Bauteilanschluss weg immer erstmal mit einem Via „in die Mitte gehen“.
Svensson schrieb: >> Hier am besten orthogonal Routen (z.B. oben nur horizontale Bahnen, > unten nur vertikale). > > Interessanter Ansatz - muss ich mal ausprobieren. Das dürfte aber zu > einer Vielzahl an Vias führen. Würde ich so auch nicht machen. Ich versuche bei zwei Lagen die Lötseite meist durchgängig als Massefläche zu führen und nur wo nötig mit anderem zu unterbrechen. (Einfach drüber nachdenken wo die Masse zurückfließen muss und das möglichst wenig zerteilen) Svensson schrieb: > Kann man denn Vias eigentlich nur zwischen einzelnen Lagen machen, oder > verbinden die immer alle Kupferlagen und müssen dann entsprechend > "ausgespart" werden? Würde mann dann eher die Stromversorgung nach innen > legen oder nach außen? Normale Vias gehen immer durch die komplete Platine durch, hängt mit dem Herstellungsverfahren zusammen. Für mehr Geld gibts aber burried oder blind Vias. Versucht man zu vermeiden. Bei vier Lagen ist die Faustregel das Signale auf die Außenlagen kommen, die erste Innenlage (Näher an den Chips) Ground und die zweite Innenlage Stromversorgung und wenn notwendig Signale. Ausnahmen bestätigen die Regel...
Andreas M. schrieb: > Würde ich so auch nicht machen. Ich versuche bei zwei Lagen die Lötseite > meist durchgängig als Massefläche zu führen und nur wo nötig mit anderem > zu unterbrechen. (Einfach drüber nachdenken wo die Masse zurückfließen > muss und das möglichst wenig zerteilen) Ab einer gewissen Zahl an Verbindungen klappt das nicht mehr gut. Aber ja, die genannte Strategie ist in der Tat besser, wenn man nicht viele Leiterbahnen braucht und die sich dann auch noch möglichst kreuzungsfrei verlegen lassen. Wenn sie nicht kreuzungsfrei sind, kann man versuchen Pins zu tauschen. Z.B. einen anderen GPIO Pin nutzen oder Address- bzw. Datenleitungen bei RAM tauschen. >Bei vier Lagen ist die Faustregel das Signale auf die Außenlagen kommen, >die erste Innenlage (Näher an den Chips) Ground und die zweite Innenlage >Stromversorgung und wenn notwendig Signale. Dieser Aufbau ist wirklich sehr verbreitet. Ja nach Anwendungsfall gibt's aber diverse andere Möglichkeiten: https://resources.pcb.cadence.com/blog/best-formats-for-4-layer-pcb-stackups Für die ersten Versuche, den Aufbau übernehmen, den Andreas M. beschrieben hat. Wenn Du je was anderes brauchst, kannst Du immer noch schauen.
Herbert Z. schrieb: > Johannes F. schrieb: >> Wenn du die Luftlinien und ERC/DRC bei KiCad unbedingt als "Automatik" > > Du beurteilst eine Software die du nicht kennst wie ich sehe. Würdest du > Sprint kennen, dann würdest du wissen, das sehr wohl ein DRC Check > vorhanden ist. Es reicht mir aus, über Sprint Layout zu wissen, dass es keinen Schaltplaneditor enthält. Damit ist nämlich klar, dass der Design Rule Check von Sprint das Layout nicht auf Übereinstimmung mit einem zugehörigen Schaltplan (den es ja bei Sprint nicht gibt) prüfen kann, was bei KiCad u.a. ein sehr wichtiges Feature ist. Herbert Z. schrieb: > Damit hat sich das Thema erledigt! Hoffentlich ...
Svensson schrieb: > Auch habe ich bisher noch nie eine mehr als 2-lagige Platine entworfen. > In meinem Kopf sind Platinen immer noch überwiegend irgendwie 1-seitig, > deshalb auch die Fragen hier. Ich gewöhne mich gerade langsam an die > Möglichkeiten, die die zweite Seite bietet. Der Kostenunterschied von 2 zu 4 Lagen ist so gering, daß es sich nicht lohnt, Zeit damit zu vergeuden. 1-lagig wird praktisch nicht mehr gefertigt, das sind auch 2-lagige.
Jörg W. schrieb: > Regel #1 dafür: jedes Layout vor der Fertigung noch einmal durch den > DRC laufen lassen, egal, wie klein die Änderung erscheinen mag, die man > gerade „nur noch schnell“ gemacht hat. Und auch vorher nochmal Schaltplan mit PCB matchen und "no difference" gemeldet zu bekommen.
Jörg W. schrieb: > Wenn du das Routing in der Mitte und GND / Versorgung außen machst, hast > du zwar eine gute Schirmung, AppNote AVR040 von Atmel "EMC Design Considerations" meint dazu im Abschnitt 4.7.6: "It is not a good idea to place the power and ground planes as the outer layers to act as shields. It does not work as intended, as high currents are running in the ground plane. A shield layer would have to be a second pair of ground layers."
Martin K. schrieb: > Allerdings kann man sich ein paar > Iterationsschritte sparen, in dem man zunächst Cluster baut von > Bauteilen die sowieso dicht beieinander platziert werden müssen. Ich gruppiere auch alle Bauteile, die zusammen gehören zu kleinen Inseln. Dann plaziere ich die Teile möglichst optimal und dann route ich sie schon untereinander. Danach werden dann diese Inseln auf der Platine angeordnet und verbunden. Die Innenlagen (GND, Power) kommen ganz zum Schluß. Bauteile können jederzeit wieder verschoben werden. Ich schätze mal, 30% der Zeit gehen für das Plazieren drauf und 60% für das Routen.
Andreas M. schrieb: > Sorry, aber Deine Platine ist genau das Gegenteil von gelerntem Routen. > Alleine die ganzen nicht verbundenen Kupferflächen lassen einen beim > Anbblick Erschaudern. Vernünftige Masseführung zum 7805 gibts auch > nicht, die macht ne Weltreise um die Platine. Zu dicke Leiterbahnen > sorgen nur für mehr Chancen für Lötbrücken. Verbindungen die "HF" im > Namen haben macht man nicht dicker als nötig, EMV lässt grüßen... Was du an einem eher dürftigen Foto alles sehen Kannst ist erstaunlich. Im übrigen funktioniert die Schaltung wie gewünscht perfekt. Die Bestückungsseite ist meine Masse via Thermalpad dort wo ich Masse brauche. Alles andere ist freigestellt. Eine übliche Vorgehensweise wie ich sie schon sehr oft gesehen habe. Bei sehr hohen Frequenzen würde ich etwas anders routen, hier passt das. Die breite meiner Leiterbahnen (ein Tick von mir) waren noch nie die Ursache für eine Nichtfunktion. Wenn ich etwas ganz bestimmt kann, dann löten, auch schwieriges. Deine Kritik wird von meiner Praxis wie ich sie erfahren habe all die Jahre nicht ernährt. Für mich der berühmte Sack Reis... Bist wahrscheinlich Eagle geprägt oder ein anderes ähnliches mit Schaltplanverknüpfung? Die automatischen Ergebnisse dieser Programme müsste ich alle händisch nacharbeiten.
:
Bearbeitet durch User
Herbert Z. schrieb: > Die automatischen Ergebnisse dieser Programme > müsste ich alle händisch nacharbeiten. Was bitte meinst du nur genau mit dieser angeblichen "Automatik" von Eagle und KiCad, auf der du hier permanent (und am Thema vorbei) herumreitest?
Johannes F. schrieb: > It does not work as intended, as high currents are running in the ground > plane. Halte ich allerdings für ein eher lahmes Argument. Diesen Effekt hat man ja so oder so, egal, wo diese Lagen sind. Ist aber jetzt müßig drüber zu diskutieren, denn einen derartigen Aufbau wird man eh nur in seltenen Ausnahmefällen favorisieren (ich hatte gerade mal einen solchen, aber aus ganz anderen Gründen). Peter D. schrieb: > Und auch vorher nochmal Schaltplan mit PCB matchen und "no difference" > gemeldet zu bekommen. Das ist bei Kicad (was der TE hat) Teil des DRCs.
Herbert Z. schrieb: > Die Bestückungsseite ist meine Masse via Thermalpad dort wo ich Masse > brauche. Alles andere ist freigestellt. Davon sieht man in dem Foto nix. Das kleine Kupferrechteck unter IC1 ist dann also mit VIAs auf die andere Seite durchverbunden? Und wenn die andere Lage eine reine Masselage ist, warum ist dann überhaupt noch so eine Massefläche auf der Lötseite? Herbert Z. schrieb: > Bist wahrscheinlich Eagle geprägt oder ein anderes ähnliches mit > Schaltplanverknüpfung? Die automatischen Ergebnisse dieser Programme > müsste ich alle händisch nacharbeiten. Was für automatische Ergebnisse? Ja früher hatte ich Eagle bin aber schon sehr lange bei KiCad.
Angehängte Dateien:
-
DSC03876.jpg
300 KB
Andreas M. schrieb: > Davon sieht man in dem Foto nix. Das kleine Kupferrechteck unter IC1 ist > dann also mit VIAs auf die andere Seite durchverbunden? Und wenn die > andere Lage eine reine Masselage ist, warum ist dann überhaupt noch so > eine Massefläche auf der Lötseite? Die obere Seite ist jetzt nicht dargestellt und auch nicht gezeichnet. Im Gegensatz zu Arbeiten die man zu einem fertiger als Gerber versendet braucht es das beim selberätzen, selber Bohren nicht. Die obere Seite wurde nach dem bohren mit einem Kugelkopffräser dort angesenkt wo es notwendig ist. Alles was Masse ist natürlich nicht, da wird verlötet. Auch da kann ich mir die Variante aussuchen. Ich kann die obere Seite mit Thermalpads belichten und ätzen was beim löten besser ausschaut. Aber ich kann auch ohne Thermalpads sauber löten... siehe Bild...
@Herbert Z. Eine ernstgemeinte Frage: warum ätzt Du denn noch selber die Platinen? Wäre ich nur schon früher auf dieses Forum gestossen (und nicht erst zur Coronazeit) und hätte erfahren, daß es solche Firmen wie Aisler gibt, wäre mir viel Arbeit (und Ärger) wohl erspart geblieben.
Svensson schrieb: > @Herbert Z. > Eine ernstgemeinte Frage: warum ätzt Du denn noch selber die Platinen? > > Wäre ich nur schon früher auf dieses Forum gestossen (und nicht erst zur > Coronazeit) und hätte erfahren, daß es solche Firmen wie Aisler gibt, > wäre mir viel Arbeit (und Ärger) wohl erspart geblieben. Ich hab vor 6 Wochen angefangen einige Platinen fertigen zu lassen. Ich mache jetzt aber nicht mehr so viel wie früher. Zu der Zeit wo viele Sachen entstanden sind war das machen lassen noch nicht so verbreitet oder auch zu teuer. Ich find das "machen lassen" gut aber eigentlich kommt diese Erkenntnis Jahre zu spät. Ich habe hier noch ein paar ältere Layouts die ich noch Fertiger gerecht nachbearbeiten muss weil meine Bohrungen alle 0,6mm sind was beim anbohren Vorteile hat wenn die Bohrung auch mittig sein soll, ohne CNC versteht sich. Ich mache nur noch Kleinigkeiten und wenn jemand mal was nachbauen will, gibt es das Gerber File dazu oder eine Platine wenn noch eine da ist.
Herbert Z. schrieb: > Hast schon mal von Langzeit Problemen mit Vias gehört, gelesen? Ich noch > nicht. Wenn du im Netz suchst... Die üblichen Leiterplattenmaterialien haben in vertikaler Richtung (Z-Achse) einen recht hohen Wärmeausdehnungskoeffizienten (CTE), der deutlich höher als der des für die Galvanisierung eingesetzten Kupfers ist. Setzt man eine Leiterplatte/Baugruppe sehr vielen, großen Temperaturwechseln aus, kann das auf die Dauer zu Haarrissen in den Durchkontaktierungen führen. Oberhalb der Glasübergangstemperatur (Tg) erhöht sich der CTE-Z zudem noch sprunghaft. Daher gibt es für diese Anwendungsfälle spezielle Low-CTE-Z-Materialien. https://www.eurocircuits.de/blog/fr-4-vielfach-genutzt-wenig-bekannt/ Anbei exemplarisch auch das Datenblatt von Isola IS410, welches mit Tg=180 °C schon ein eher hochwertiges, temperaturbeständiges Leiterplattenmaterial ist. Hier eine Übersicht: https://www.isola-group.com/pcb-laminates-prepreg/ Insgesamt lässt sich feststellen, dass Durchkontaktierungen (und ggf. auch THT-Pads) in der Tat eine Schwachstelle bezüglich der Temperaturwechselbeständigkeit darstellen. Dafür sind sie aber kaum empfindlichen gegenüber Biegebelastungen. In den allermeisten Anwendungen spielt dies jedoch keine relevante Rolle, so dass man sich keine Sorgen bezüglich der Zuverlässigkeit machen muss. Ich habe es bisher erst zweimal erlebt, dass Durchkontaktierungen fehlerhaft waren: im ersten Fall gab es einen Fehler bei der Galavanik; unter dem Mikroskop ließ sich deutlich erkennen, dass die Kante zwischen Pad und Hülse viel zu ausgeprägt war. Der betreffende Berliner Leiterplattenhersteller war aber auch bekannt dafür, häufig ziemlich Pfusch abzuliefern, wie ich später erneut erfahren durfte. Im zweiten Fall handelte es sich um eine Baugruppe, die sich in einer Prüfkammer für Temperaturwechsel befand und die im Halbstundentakt zwischen -40 °C und +80 °C wechselte. Deren Entwickler hatte sich keine Gedanken gemacht und einfach das billigste Leiterplattenmaterial eingesetzt.
Andreas S. schrieb: > und die im Halbstundentakt > zwischen -40 °C und +80 °C wechselte. Wo hat man schon so etwas ? Dürfte in der Tat so selten sein, dass man es vernachlässigen kann. Dukos zb. werden am ehesten beim Auslötprozessen zerstört. Zu langes braten und die mechanische Belastung durch den Druck der Spitze ,dann wars das.
Andreas S. schrieb: > Der betreffende Berliner > Leiterplattenhersteller war aber auch bekannt dafür, häufig ziemlich > Pfusch abzuliefern, wie ich später erneut erfahren durfte. Ich kenne den wohl auch. Ist sehr ärgerlich, wenn Platinen mit hochpreisigen Bauteilen für die Tonne sind, z.B.: https://www.digikey.de/de/products/detail/vpg-foil-resistors/Y4485V0082AT9W/6028425 Entwicklungsmuster bestellen wir gerne bei Würth. Die Qualität ist immer perfekt und bei den geringsten Unstimmigkeiten wird nachgefragt.
Herbert Z. schrieb: > Andreas S. schrieb: >> und die im Halbstundentakt >> zwischen -40 °C und +80 °C wechselte. > > Wo hat man schon so etwas ? Dürfte in der Tat so selten sein, dass man > es vernachlässigen kann. Nein, das kann man nicht vernachlässigen, nämlich wenn durch solch einen "so seltenen" Fehler eine ganze Produktionsanlage still steht. Und wenn mich ein Kunde für sehr viel Geld mit solch einer Fehlersuche beauftragt, kann ich natürlich nicht behaupten, so etwas sei zu vernachlässigen. > Dukos zb. werden am ehesten beim Auslötprozessen zerstört. Zu langes > braten und die mechanische Belastung durch den Druck der Spitze ,dann > wars das. So etwas passiert meist nur drittklassigen Bastlern oder im Fall von Dickkupferleiterplatten, bei denen man trotz Vorheizens usw. nicht genug Wärme in die Leiterplatte bekommt. So etwas habe ich bisher nur einmal bei einer Leiterplatte mit insgesamt 2,7 mm Kupfer erlebt.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.