Segger JLink kann keine Verbindung zum RP2350 herstellen

M. N. OP #7846191
Lesenswert?
• ▲
▼

Hallo,

ich habe meinen JLink EDU an meinen Raspberry Pi RP2350 mittels SWD angeschlossen. Leider kann der JLink keine Verbindung herstellen:

1
 
J-Link>connect

2
 
Device "RP2350_M33_0" selected.

3
 
Connecting to target via SWD

4
 
ConfigTargetSettings() start

5
 
ConfigTargetSettings() end - Took 10us

6
 
InitTarget() start

7
 
InitTarget() end - Took 6.02ms

8
 
Found SW-DP with ID 0x4C013477

9
 
DPv0 detected

10
 
CoreSight SoC-400 or earlier

11
 
AP map detection skipped. Manually configured AP map found.

12
 
AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

13
 
AP[1]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

14
 
AP[2]: APB-AP (IDR: Not set, ADDR: 0x00000000)

15
 
AP[0]: Skipped. No ROM table (AHB-AP ROM base: 0x00000000)

16
 
Attach to CPU failed. Executing connect under reset.

17
 
DPv0 detected

18
 
CoreSight SoC-400 or earlier

19
 
AP map detection skipped. Manually configured AP map found.

20
 
AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

21
 
AP[1]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

22
 
AP[2]: APB-AP (IDR: Not set, ADDR: 0x00000000)

23
 
AP[0]: Skipped. No ROM table (AHB-AP ROM base: 0x00000000)

24
 
Could not find core in Coresight setup

25
 
Connect fallback: Reset via Reset pin & Connect.

26
 
ConfigTargetSettings() start

27
 
ConfigTargetSettings() end - Took 11us

28
 
InitTarget() start

29
 
InitTarget() end - Took 3.90ms

30
 
Found SW-DP with ID 0x4C013477

31
 
DPv0 detected

32
 
CoreSight SoC-400 or earlier

33
 
AP map detection skipped. Manually configured AP map found.

34
 
AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

35
 
AP[1]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

36
 
AP[2]: APB-AP (IDR: Not set, ADDR: 0x00000000)

37
 
AP[0]: Skipped. No ROM table (AHB-AP ROM base: 0x00000000)

38
 
Attach to CPU failed. Executing connect under reset.

39
 
DPv0 detected

40
 
CoreSight SoC-400 or earlier

41
 
AP map detection skipped. Manually configured AP map found.

42
 
AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

43
 
AP[1]: AHB-AP (IDR: Not set, ADDR: 0x00000000)

44
 
AP[2]: APB-AP (IDR: Not set, ADDR: 0x00000000)

45
 
AP[0]: Skipped. No ROM table (AHB-AP ROM base: 0x00000000)

46
 
Could not find core in Coresight setup

47
 
Error occurred: Could not connect to the target device.

48
 
For troubleshooting steps visit: https://wiki.segger.com/J-Link_Troubleshooting

Die ID aus dem Serial Wire DAP kann er korrekt auslesen. Somit ist zumindest alles angeschlossen.

Ich habe beide M33 Kerne ausprobiert. Zur Zeit des Tests, läuft auf dem ersten M33 das blinky-example. Somit kann ich garantieren, dass der Kern nicht abgeschaltet ist. Taktfrequenz vom SWD habe ich auch schon stark reduziert.

Gibt es da noch irgendwas zu beachten?

Ich denke ich werde es nachher mal mit openocd + FTDI Chip versuchen. Habe festgestellt, dass mein JLink eh keinen RiscV kann und Segger hat ja leider den EDU abgekündigt. Sonst hätte ich tatsächlich nochmal einen neuen gekauft.

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
M. N. OP #7846211
Lesenswert?
• ▲
▼

Vanye R. schrieb:

Ich hab noch nichts mit dem 2350 gemacht, aber auch fuer einen 2040 hast du schon einen "neueren" EDU gebraucht. Ganz alte unterstuetzen den nicht.

Mh. Meiner ist eine V8.0 aus demJahr 2013 (KW45). Schade. IMHO macht es keinen Sinn, dass das nicht geht. Im Pico ist ein normaler ARM ADI5 DAP mit standard CoreSight Infrastruktur verbaut.

Ozone / JLinkExe melden mir zumindest kein Problem, wenn ich versuche auf den M33 zuzugreifen.

Schade, dass man keinen neuen EDU mehr kaufen kann. Ein EDU mini kommt leider nicht in Frage.

Dann werde ich wohl mal openocd oder den Lauterbach auf Arbeit bemühen.

Antwort Zitieren Bearbeiten Löschen Beitrag melden
M. N. OP #7846259
Lesenswert?
• ▲
▼

Vanye R. schrieb:

Nicht ganz, da ist noch ein Teil drin was den Debugger zwischen den Cores umschaltet und beidem 2350 sind ja IMHO noch mehr cores drin.

Ist trotzdem standard coresight. Das muss man nur über SW als registerwrite implementieren. Aber im RP pico ist einfach nur ein DAP mit ein paar memory acess ports verbaut. Diese Infrastruktur ist in jedem ARM System mehr oder weniger verbaut. Und somit vom Debugger auch unterstützt. Theoretisch kann das sogar alles automatisch entdeckt werden, weil alle coresight Komponenten ROM tables enthalten, die den Aufbau beschreiben (sofern man das richtig implementiert hat)

Antwort Zitieren Bearbeiten Löschen Beitrag melden
M. N. OP #7846420
Lesenswert?
• ▲
▼

Mit openocd geht's. Ist also wohl tatsächlich ein SW Limit meines JLinks.

1
 
Info : J-Link ARM V8 compiled Nov 28 2014 13:44:46

2
 
Info : Hardware version: 8.00

3
 
Info : VTarget = 3.306 V

4
 
Info : clock speed 4000 kHz

5
 
Info : SWD DPIDR 0x4c013477

6
 
Info : [rp2350.dap.core0] Cortex-M33 r1p0 processor detected

7
 
Info : [rp2350.dap.core0] target has 8 breakpoints, 4 watchpoints

8
 
Info : [rp2350.dap.core1] Cortex-M33 r1p0 processor detected

9
 
Info : [rp2350.dap.core1] target has 8 breakpoints, 4 watchpoints

1
 
AP # 0x0

2
 
    Peripheral ID 0x0900093004

3
 
    Designer is 0x493, Raspberry Pi Trading Ltd

4
 
    Part is 0x004, Unrecognized 

5
 
    Component class is 0x9, CoreSight component

6
 
    Type is 0x00, Miscellaneous, other

7
 
    Dev Arch is 0x47700af7, ARM Ltd "CoreSight ROM architecture" rev.0

8
 
    Type is ROM table

9
 
    MEMTYPE system memory not present: dedicated debug bus

10
 
  ROMTABLE[0x0] = 0x00002003

11
 
    AP # 0x2000

12
 
    Peripheral ID 0x04003bb9e3

13
 
    Designer is 0x23b, ARM Ltd

14
 
    Part is 0x9e3, SoC-600 AHB-AP (AHB5 Memory Access Port)

15
 
    Component class is 0x9, CoreSight component

16
 
    Type is 0x00, Miscellaneous, other

17
 
    Dev Arch is 0x47700a17, ARM Ltd "Memory Access Port v2 architecture" rev.0

18
 
    AP ID register 0x34770008

19
 
    Type is MEM-AP AHB5 with enhanced HPROT

20
 
  [L01] MEM-AP BASE 0xe00ff003

21
 
    Valid ROM table present

22
 
    Component base address 0xe00ff000

23
 
    Peripheral ID 0x04000bb4c9

24
 
    Designer is 0x23b, ARM Ltd

25
 
    Part is 0x4c9, Unrecognized 

26
 
    Component class is 0x1, ROM table

27
 
    MEMTYPE system memory present on bus

28
 
  [L01] ROMTABLE[0x0] = 0xfff0f003

29
 
    Component base address 0xe000e000

30
 
    Peripheral ID 0x04000bbd21

31
 
    Designer is 0x23b, ARM Ltd

32
 
    Part is 0xd21, Unrecognized 

33
 
    Component class is 0x9, CoreSight component

34
 
    Type is 0x00, Miscellaneous, other

35
 
    Dev Arch is 0x47702a04, ARM Ltd "Processor debug architecture (ARMv8-M)" rev.0

36
 
  [L01] ROMTABLE[0x4] = 0xfff02003

37
 
    Component base address 0xe0001000

38
 
    Peripheral ID 0x04000bbd21

39
 
    Designer is 0x23b, ARM Ltd

40
 
    Part is 0xd21, Unrecognized 

41
 
    Component class is 0x9, CoreSight component

42
 
    Type is 0x00, Miscellaneous, other

43
 
    Dev Arch is 0x47701a02, ARM Ltd "DWT architecture" rev.0

44
 
  [L01] ROMTABLE[0x8] = 0xfff03003

45
 
    Component base address 0xe0002000

46
 
    Peripheral ID 0x04000bbd21

47
 
    Designer is 0x23b, ARM Ltd

48
 
    Part is 0xd21, Unrecognized 

49
 
    Component class is 0x9, CoreSight component

50
 
    Type is 0x00, Miscellaneous, other

51
 
    Dev Arch is 0x47701a03, ARM Ltd "Flash Patch and Breakpoint unit (FPB) architecture" rev.0

52
 
  [L01] ROMTABLE[0xc] = 0xfff01003

53
 
    Component base address 0xe0000000

54
 
    Peripheral ID 0x04000bbd21

55
 
    Designer is 0x23b, ARM Ltd

56
 
    Part is 0xd21, Unrecognized 

57
 
    Component class is 0x9, CoreSight component

58
 
    Type is 0x43, Trace Source, Bus

59
 
    Dev Arch is 0x47701a01, ARM Ltd "Instrumentation Trace Macrocell (ITM) architecture" rev.0

60
 
  [L01] ROMTABLE[0x10] = 0xfff41002

61
 
    Component not present

62
 
  [L01] ROMTABLE[0x14] = 0xfff42003

63
 
    Component base address 0xe0041000

64
 
    Peripheral ID 0x04002bbd21

65
 
    Designer is 0x23b, ARM Ltd

66
 
    Part is 0xd21, Unrecognized 

67
 
    Component class is 0x9, CoreSight component

68
 
    Type is 0x13, Trace Source, Processor

69
 
    Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2

70
 
  [L01] ROMTABLE[0x18] = 0xfff43003

71
 
    Component base address 0xe0042000

72
 
    Peripheral ID 0x04000bbd21

73
 
    Designer is 0x23b, ARM Ltd

74
 
    Part is 0xd21, Unrecognized 

75
 
    Component class is 0x9, CoreSight component

76
 
    Type is 0x14, Debug Control, Trigger Matrix

77
 
    Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0

78
 
  [L01] ROMTABLE[0x1c] = 0xfff44002

79
 
    Component not present

80
 
  [L01] ROMTABLE[0x20] = 0x00000000

81
 
  [L01]   End of ROM table

82
 
  ROMTABLE[0x4] = 0x00004003

83
 
    AP # 0x4000

84
 
    Peripheral ID 0x04003bb9e3

85
 
    Designer is 0x23b, ARM Ltd

86
 
    Part is 0x9e3, SoC-600 AHB-AP (AHB5 Memory Access Port)

87
 
    Component class is 0x9, CoreSight component

88
 
    Type is 0x00, Miscellaneous, other

89
 
    Dev Arch is 0x47700a17, ARM Ltd "Memory Access Port v2 architecture" rev.0

90
 
    AP ID register 0x34770008

91
 
    Type is MEM-AP AHB5 with enhanced HPROT

92
 
  [L01] MEM-AP BASE 0xe00ff003

93
 
    Valid ROM table present

94
 
    Component base address 0xe00ff000

95
 
    Peripheral ID 0x04000bb4c9

96
 
    Designer is 0x23b, ARM Ltd

97
 
    Part is 0x4c9, Unrecognized 

98
 
    Component class is 0x1, ROM table

99
 
    MEMTYPE system memory present on bus

100
 
  [L01] ROMTABLE[0x0] = 0xfff0f003

101
 
    Component base address 0xe000e000

102
 
    Peripheral ID 0x04000bbd21

103
 
    Designer is 0x23b, ARM Ltd

104
 
    Part is 0xd21, Unrecognized 

105
 
    Component class is 0x9, CoreSight component

106
 
    Type is 0x00, Miscellaneous, other

107
 
    Dev Arch is 0x47702a04, ARM Ltd "Processor debug architecture (ARMv8-M)" rev.0

108
 
  [L01] ROMTABLE[0x4] = 0xfff02003

109
 
    Component base address 0xe0001000

110
 
    Peripheral ID 0x04000bbd21

111
 
    Designer is 0x23b, ARM Ltd

112
 
    Part is 0xd21, Unrecognized 

113
 
    Component class is 0x9, CoreSight component

114
 
    Type is 0x00, Miscellaneous, other

115
 
    Dev Arch is 0x47701a02, ARM Ltd "DWT architecture" rev.0

116
 
  [L01] ROMTABLE[0x8] = 0xfff03003

117
 
    Component base address 0xe0002000

118
 
    Peripheral ID 0x04000bbd21

119
 
    Designer is 0x23b, ARM Ltd

120
 
    Part is 0xd21, Unrecognized 

121
 
    Component class is 0x9, CoreSight component

122
 
    Type is 0x00, Miscellaneous, other

123
 
    Dev Arch is 0x47701a03, ARM Ltd "Flash Patch and Breakpoint unit (FPB) architecture" rev.0

124
 
  [L01] ROMTABLE[0xc] = 0xfff01003

125
 
    Component base address 0xe0000000

126
 
    Peripheral ID 0x04000bbd21

127
 
    Designer is 0x23b, ARM Ltd

128
 
    Part is 0xd21, Unrecognized 

129
 
    Component class is 0x9, CoreSight component

130
 
    Type is 0x43, Trace Source, Bus

131
 
    Dev Arch is 0x47701a01, ARM Ltd "Instrumentation Trace Macrocell (ITM) architecture" rev.0

132
 
  [L01] ROMTABLE[0x10] = 0xfff41002

133
 
    Component not present

134
 
  [L01] ROMTABLE[0x14] = 0xfff42003

135
 
    Component base address 0xe0041000

136
 
    Peripheral ID 0x04002bbd21

137
 
    Designer is 0x23b, ARM Ltd

138
 
    Part is 0xd21, Unrecognized 

139
 
    Component class is 0x9, CoreSight component

140
 
    Type is 0x13, Trace Source, Processor

141
 
    Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2

142
 
  [L01] ROMTABLE[0x18] = 0xfff43003

143
 
    Component base address 0xe0042000

144
 
    Peripheral ID 0x04000bbd21

145
 
    Designer is 0x23b, ARM Ltd

146
 
    Part is 0xd21, Unrecognized 

147
 
    Component class is 0x9, CoreSight component

148
 
    Type is 0x14, Debug Control, Trigger Matrix

149
 
    Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0

150
 
  [L01] ROMTABLE[0x1c] = 0xfff44002

151
 
    Component not present

152
 
  [L01] ROMTABLE[0x20] = 0x00000000

153
 
  [L01]   End of ROM table

154
 
  ROMTABLE[0x8] = 0x00006003

155
 
    AP # 0x6000

156
 
    Peripheral ID 0x04000bb193

157
 
    Designer is 0x23b, ARM Ltd

158
 
    Part is 0x193, SoC-600 TSGEN (Timestamp Generator)

159
 
    Component class is 0xf, CoreLink, PrimeCell or System component

160
 
  ROMTABLE[0xc] = 0x00007003

161
 
    AP # 0x7000

162
 
    Peripheral ID 0x04002bb9eb

163
 
    Designer is 0x23b, ARM Ltd

164
 
    Part is 0x9eb, SoC-600 ATB Funnel (Trace Funnel)

165
 
    Component class is 0x9, CoreSight component

166
 
    Type is 0x12, Trace Link, Funnel, router

167
 
  ROMTABLE[0x10] = 0x00008003

168
 
    AP # 0x8000

169
 
    Peripheral ID 0x04002bb9e7

170
 
    Designer is 0x23b, ARM Ltd

171
 
    Part is 0x9e7, SoC-600 TPIU (Trace Port Interface Unit)

172
 
    Component class is 0x9, CoreSight component

173
 
    Type is 0x11, Trace Sink, Port

174
 
  ROMTABLE[0x14] = 0x00009003

175
 
    AP # 0x9000

176
 
    Peripheral ID 0x04003bb9ed

177
 
    Designer is 0x23b, ARM Ltd

178
 
    Part is 0x9ed, SoC-600 CTI (Cross Trigger)

179
 
    Component class is 0x9, CoreSight component

180
 
    Type is 0x14, Debug Control, Trigger Matrix

181
 
    Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0

182
 
  ROMTABLE[0x18] = 0x0000a002

183
 
    Component not present

184
 
  ROMTABLE[0x1c] = 0x00000000

185
 
    End of ROM table

Die ROM Tables sehen auf den ersten Blick auch gut aus. Schade, dass man hier von Segger künstlich limitiert wird. Falls das einer von Segger liest: Es wäre cool, wenn ihr für uns Privatleute wieder einen EDU im klassischen Format anbieten würdet. Ich bin durchaus bereit da alle paar Jahre einen zu kaufen, um den Support zu finanzieren.

Antwort Zitieren Bearbeiten Löschen Beitrag melden
Dieter S. #7846438
Lesenswert?
• ▲
▼

Welche JLink Version hast Du verwendet?

V8.12 kann es zumindest mit Interface Hardware V11.0, siehe z.B. hier:

https://github.com/aedancullen/hacking-the-rp2350/blob/master/3_interruptible_power_supply/debug_locked_down.txt

Normalerweise kommt eine relativ deutliche Fehlermeldung wenn die Hardware des Debug Interface die Ursache ist (auch wenn es in vielen Fällen eine bewusste Beschränkung durch die PC Software ist).

Antwort Zitieren Bearbeiten Löschen Beitrag melden
M. N. OP #7846444
Lesenswert?
• ▲
▼

Ich habe einen alten

1
 
Product = J-Link EDU V8.00

2
 
Nickname = *********

3
 
SN = 2680*****

4
 
USB = SN 2680*****

5
 
HostFW = 2014 Nov 28 13:44

6
 
EmuFW = 2014 Nov 28 13:44

Ich kann sowohl in Ozone als auch in der CLI den RP2350_CM33 auswählen ohne Fehler. Es tut dann nur nicht. Beim RiscV hingegen kommt die deutliche Fehlermeldung, dass das von meinem JLink nicht unterstützt wird.

Vielleicht ist es einfach auch nur verbuggt gerade:

1
 
SEGGER J-Link Commander V8.20 (Compiled Mar 12 2025 12:22:42)

2
 
DLL version V8.20, compiled Mar 12 2025 12:21:38
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren