Wie minimiert man den unerwünschten Querstrom bei Halbbrücken (in meinem Fall ein Synchroner Boostkonverter), wenn der Treiber keine Totzeiteinstellungsmöglichkeiten hat? Zusätzliche externe Gatewiderstände (und eventuelle antiparallele Dioden dazu) sind auf dem Testboard leider nicht vorgesehen. Kann man da mit der Wahl der FETs was machen? Wenn ja, nach welchen Kriterien wählt man da aus, um die bestmögliche Effizienz zu erhalten? Die Ausgangsspannung ist recht hoch (offiziell gerade noch berührbare 60V), dafür ist der Strom eher niedrig (3A)
H. H. schrieb: > Zum Glück kann man die Schaltung gar nicht erkennen. Deshalb sollte man seine Screenshots besser als PNG speichern. Da gibt es diese hässlichen Kompressionsartefakte nicht, sondern 1 Pixel ist und bleibt 1 Pixel.
Niklas M. schrieb: > Wie minimiert man den unerwünschten Querstrom bei Halbbrücken (in meinem > Fall ein Synchroner Boostkonverter), wenn der Treiber keine > Totzeiteinstellungsmöglichkeiten hat?
1 | | |
2 | ---+----R----+----|I MOSFET |
3 | | | |S |
4 | +-|<|--R--+--C--+ |
> Zusätzliche externe Gatewiderstände (und eventuelle antiparallele Dioden > dazu) sind auf dem Testboard leider nicht vorgesehen. Schlechte Wahl. Flick es halt rein, odef kauf ein besseres. > Kann man da mit > der Wahl der FETs was machen? Nur in sehr begrenztem Rahmen. Es gibt Treiber, die mit bestimmten MOSFETs gut zusammenarbeiten und minimalen shoot thru haben, und mit anderen MOSFETs nicht so gut. Aber wenn die Kiste völlig daneben liegt, hilft die MOSFET Wahl alleine auch nicht mehr.
> Nur in sehr begrenztem Rahmen. Es gibt Treiber, die mit bestimmten > MOSFETs gut zusammenarbeiten und minimalen shoot thru haben, und mit > anderen MOSFETs nicht so gut. Und dann stellt sich die Frage wie da ueber die Temperatur so ist... Vanye
Also normalerweise bauen (gute) Treiber eine kurze dead time zwischen beiden Schaltphasen ein, so daß für kurze Zeit keiner der Transistoren leitend ist. Ein in dieser Zeit fließender Strom geht durch die Body-Dioden der FETs bzw. falls man da "bessere" Dioden haben will, muss man diese extern an die FETs bauen. Manchmal kann man auch etwas tricksen und mit der Gate-Beschaltung etwas dead time erzeugen. Also einen kleinen Gate-Widerstand (der dann in Verbindung mit der Gate-Kapazität für eine kurze Verzögerung sorgt, allerdings auch für einen langsamen Schaltvorgang wenn er zu groß ist), der in Sperr-Richtung (beim Entladen des Gates) mit einer Diode überbrückt wird. Dadurch sperren die FETs schneller als sie öffnen.
Es schaut so aus als wären die Gatetreiber vom LTC3769 ziemlich knapp dimensioniert, die Anstiegs- und Abfallzeiten mit größeren FETs sind langsam. Zumindest in der Simulation verschlechtert sich die Effizienz der Schaltung zudem auch schon bei 5 Ohm zusätzlichem Gatewiderstand deutlich. Schottkydiode parallel zum oberen MOSFET hat in der Simulation was gebracht (2,2W vs. 3W Verlust am unteren Mosfet und ca. 1/3 weniger Spitzenquerstrom) Querströme mit ca. 20A sind in der simulation immer noch da, in der praktischen Schaltung mit den zusätzlichen parasitären Komponenten kann das ja eher nur schlechter werden, oder? Daher wollte ich mal zuerst in der Simulation was wirksames haben.
Niklas M. schrieb: > Es schaut so aus als wären die Gatetreiber vom LTC3769 ziemlich knapp > dimensioniert, die Anstiegs- und Abfallzeiten mit größeren FETs sind > langsam. Was für MOSFETs hast du ran gehängt?
Lothar M. schrieb: > H. H. schrieb: >> Zum Glück kann man die Schaltung gar nicht erkennen. > Deshalb sollte man seine Screenshots besser als PNG speichern. Da gibt > es diese hässlichen Kompressionsartefakte nicht, sondern 1 Pixel ist und > bleibt 1 Pixel. Und dann noch um 200Kb für so ein beschissenes Bild. Da braucht man auch die richtige Freeware. Bischen Finetuning muss auch sein. Den Screenshots kann man auch als JPG speichern. Der benötig weniger Speicherplatz.
Ich glaube, bei solchen Schaltungen kommt man um einen Testaufbau sowieso nicht drum herum. Was immer sehr nervig ist, diese Treiberschaltkreise sind alle auf Großserien optimiert und nicht gerade auf Heimwerker-Gebastel. Man hat sehr schnell Probleme mit suboptimalem Layout, besonders bei hohen PWM-Frequenzen. Meine eigenen Aufbauten haben ganz ohne Gate-Widerstände gerne Probleme mit Ringing, also Schwingungen beim Umschalten der FETs. Obwohl die Layouts "professioneller" Schaltungen oft saumäßiger aussehen als meine eigenen und ich die gleichen oder bessere Bauteile verwende, läuft das auf dem Board, von dem ich sowas wie den Treiberschaltkreis runtergelötet habe, besser.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.