Hallo, ich habe hier eine Schaltung bei der hohe Ströme (ca 120A) auf einer kleinen Leiterplatte geschaltet werden. Im Umschaltmoment entstehen in bestimmten Situationen Spannungspeaks am High side Fet (N-Kanal 30V) die gemessen mit dem Oszi 31V-32V betragen. Dies aber nur sporadisch in bestimmten Lastfällen, maximal alle 10sec. Die Dauer der Spannung über 30V sind maximal 20-50ns. Ich sehe keinen Durchbruch im Avalanche Bereich. Ich habe schon viel getan diesen Peak zu verkleinern. Gateströme, Snubber usw. Aber jetzt bin ich an dem Punkt an dem ich entscheiden muss ob das auf Dauer so funktioniert oder nicht. Wenn ich PDF von Transistorherstellern lese gehen die dort immer auf die umgesetzte Energie ein. Ich glaube nicht dass dies ein Problem ist, da ich nicht glaube dass hier überhaupt signifikant Strom durch den Transistor fließt (kein 2. Durchbruch). Kann man in diesem Fall also sagen, dass solche kurzen Spannungsüberhöhungen am Mosfet toleriert werden können?
Alfons H. schrieb: > Kann man in diesem Fall also sagen, dass solche kurzen > Spannungsüberhöhungen am Mosfet toleriert werden können? mit Sicherheit meistens!
Alfons H. schrieb: > Kann man in diesem Fall also sagen, dass solche kurzen > Spannungsüberhöhungen am Mosfet toleriert werden können? Jein. Nicht wegen der Zeit, 1ns reicht schon. Aber wegen der Höhe. Wenn der MOSFET 30V laut Datenblatt aushält, darf er zwar bei 30.1V kaputt gehen ohne dass du dich beschweren kannst, aber der MOSFET kann sein Datenblatt nicht lesen. Er geht ja wegen physikalischer Effekte kaputt und die liegen weit genug über 30V, dass der Hersteller 30V garantieren kann. 10% mehr wird der MOSFET schon aushalten, sonst wäre er ja besser als manche selektierte Z-Diode. Aber bei 20% wurde ich beginnen mit Ausfällen zu rechnen. Ich hoffe also du hast gut genug gemessen und es geht wirklich nie nie über 32V. Ich konstruiere immer so, das die Messung unterhalb der Datenblatt Grenze liegt und wähle ggf. einen anderen MOSFET. Dann kann Messfehler oder Fertigungstoleranz immer noch mal 10% drüber gehen.
Was passiert wenn er die Avalance-Spannung erreicht? Nach meinem Verständnis: Es entsteht Verlustleistung U * I, und über die Zeit eine Energie. Kaputt geht der nur, wenn diese Energie groß genug ist, das könnte im Datenblatt stehn. Mein Verständnis: Unterhalb der Avalance-Spannung ist ganz normaler Betrieb.
Angehängte Dateien:
Hi, ich habe bisher auch so argumentiert. Aber wenn ich lese, dass sogar im Datenblatt die Avalanche Energie spezifiert ist und der Durchbruch laut verschiedenen Papers der Hersteller erst bei weit höheren Spannungen auftritt kann eine Überschreitung von 10% eigentlich kein Problem darstellen. So war zumindest meine Hoffnung
Alfons H. schrieb: > Aber wenn ich lese, dass sogar im Datenblatt die Avalanche Energie > spezifiert ist Schon mal gut. > und der Durchbruch laut verschiedenen Papers der > Hersteller erst bei weit höheren Spannungen auftritt Naja, was heißt das konkret? Viel mehr als 20-30% hält kein normaler MOSFET aus. Darauf dimensionieren sollte man so oder so nicht. Und wenn doch, geht das zu 200% auf die eigene Verantwortung. > kann eine > Überschreitung von 10% eigentlich kein Problem darstellen. So war > zumindest meine Hoffnung Das ist praktisch meistens so, aber die Juristen werden das anders sehen. Es bleibt vor allem die Frage, ob deine Messung korrekt ist. Denn da kann man auch mal GANZ fix Fahrkarten messen.
Hi, Falk B. schrieb: > Es bleibt vor allem die Frage, ob deine Messung korrekt ist. Denn da > kann man auch mal GANZ fix Fahrkarten messen. Das ist mir klar. Ich habe diese Spannung mit einem Differenztastkopf direkt am Transistor gemessen. Wobei das Fehlmessen auch in die andere Richtung sein kann. Also die Spannung eigentlich gar nicht so hoch ist. Ein Fehler in der Messung ist bei diesen Frequenzen und Strömen schnell mal gemacht. Aber zusammenfassend kann man sagen, dass der Mosfet nicht geschädigt wird wenn man unterhalb des Avalangedurchbruchs bleibt. Kommt man doch in den Durchbruch kommt es auf die Energie an, die auf dem Diy umgesetzt wird.
Angehängte Dateien:
Hier noch ein Ausschnitt von OnSemi. Die Durchbruchsspannung nimmt mit der Temperatur zu. Zudem ist der Durchbruch nicht wirklich linear und zeigt hier dann ein Widerstandsverhalten. Um also in den Bereich zu kommen ab dem der Mosfet wirklich geschädigt wird, muss die Spannung schon ziemlich hoch über die Schwelle gehen.
Alfons H. schrieb: > bestimmten Situationen Spannungspeaks am High side Fet (N-Kanal 30V) die > gemessen mit dem Oszi 31V-32V betragen. Dies aber nur sporadisch in > bestimmten Lastfällen, maximal alle 10sec. Die Dauer der Spannung über > 30V sind maximal 20-50ns. Da wäre schonmal die erste Frage, wie und wo Du die >30V gemessen hast. "Spannungspeaks am High side Fet" kann ja nun alles bedeuten. Wenn Oszimasse an Schaltungsmasse, und Spannung wird am Mosfet-Source gemessen, dann wäre eine Überspannung aus Sicht des Mosfet ja eine Reverse-Spannung, sprich, dessen Body-Diode fängt den Peak weg. An welchen Punkten hast Du also gemessen, und wie sieht die Anbindung der Tastköpfe aus? > Ich habe schon viel getan diesen Peak zu verkleinern. Gateströme, > Snubber usw. Aber jetzt bin ich an dem Punkt an dem ich entscheiden muss > ob das auf Dauer so funktioniert oder nicht. Und Leiterplattendesign? > Wenn ich PDF von Transistorherstellern lese gehen die dort immer auf die > umgesetzte Energie ein. Ich glaube nicht dass dies ein Problem ist, da > ich nicht glaube dass hier überhaupt signifikant Strom durch den > Transistor fließt (kein 2. Durchbruch). Die Mosfets halten alle eine gewisse Avalanche-Energie aus. Das ist aber leider nicht bei allen spezifiziert. Bei 50ns würde ich mir aber noch keinen Kopf machen, denn selbst bei >30V und 100A ist das ja noch nicht mal ein mJ
:
Bearbeitet durch User
Jens G. schrieb: > Und Leiterplattendesign? Das ist ja das Problem. Die Platine ist so klein, dass das nicht so einfach ist bei den hohen Strömen. Hier habe ich schon einiges optimiert. Jens G. schrieb: > An welchen Punkten hast Du also gemessen, und wie sieht die Anbindung > der Tastköpfe aus? Die Uds am High Side habe ich direkt am Mosfet mit einem High voltage differential probe 100Mhz gemessen (Micsic DP701)
probier mal eine Z-Diode oder Supressordiode vom Gate zum Drain, wenn die Spannung am Drain ansteigt leitet die Diode aufs Gate durch, der Transistor wird leitend wodurch die Spannung am Drain wieder abfällt.
Thomas schrieb: > probier mal eine Z-Diode oder Supressordiode vom Gate zum Drain Eine Z-Diode allein reicht nicht, und die TVS sollte ein symmetrischer Typ sein (intern zwei antiserielle Z-Dioden), sonst kann es passieren, dass der Transistor im eingeschalteten Zustand nicht voll durchgesteuert wird, evtl sogar der Treiber beschädigt wird...
Thomas schrieb: > probier mal eine Z-Diode oder Supressordiode vom Gate zum Drain, > wenn > die Spannung am Drain ansteigt leitet die Diode aufs Gate durch, der > Transistor wird leitend wodurch die Spannung am Drain wieder abfällt. Das ist auch eine Idee. Aber ob dieser "Überspannungsschutz" für den Mosfet schonender ist? Im Prinzip ist dieses Durchsteuern ja auch ein betreiben im linearen Betrieb mit den daraus resultierenden Verlustleistungen. Was da jetzt besser ist, der Avalanche Durchbruch oder die Z-Diode kann ich nicht beurteilen.
Der FET bekommt davon recht wenig ab, das meiste kriegt der Treiber auf den Arsch gebrannt, der das Gate nämlich sehr gerne auf LOW halten würde.
Ben B. schrieb: > Der FET bekommt davon recht wenig ab, das meiste kriegt der > Treiber auf > den Arsch gebrannt, der das Gate nämlich sehr gerne auf LOW halten > würde. Das ist natürlich richtig.
Nachtrag @TE: Magst Du vielleicht verraten, um was für eine Schaltung es sich handelt? Du könntest auch versuchen, etwas langsamer umzuschalten, so daß sich diese Transienten nicht aufbauen. Dadurch steigen die Umschaltverluste, aber wenn Du sowieso nur alle 10 Sekunden umschaltest, ist das evtl. tolerierbar. Wenn die Transienten nur in bestimmten Lastfällen auftreten - vielleicht wäre es auch machbar, diese bestimmten Lastfälle zu erkennen und kurz vor dem Umschalten zu verlassen.
:
Bearbeitet durch User
Ja den Schaltplan und das Layout möchte ich nicht veröffentlichen. Sorry. Ich habe es jetzt durch Einstellen der Gateströme, Optimieren der Snubber und optieren der Software geschafft die Peaks unter 30V zu bekommen. Die PWM hat 16khz. Aber beim "normalen" schalten treten die Peaks nicht auf. Hier habe ich auch schon etwas durch Software entschärfen können.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.