Abblockkondensatoren die 99te

[Markus L. (mlindb)]

Hallo,

Ich bin gerade dabei, ein Design mit einem STM32H743 zu erstellen. Es 
steht ein gewisser Zeitdruck hinter dem Projekt, und daher möchte ich - 
abgesehen von den zusätzlichen Kosten - unbedingt vermeiden, bei der 
EMV-Prüfung mehrmals antreten zu müssen.
Es handelt sich um eine 4-lagige Leiterplatte. Mein Konzept war es, 
grundsätzlich die Leiterbahnlängen von VCC und GND so kurz wie möglich 
zu halten. Ich hätte daher jeden GND Pin vom Controller so kurz wie 
möglich mit einem Via an die GND Plane angeschlossen und zwar Richtung 
Mitte des Packages. Direkt an den VCC Pins den Abblockkondensator mit 
Via zur VCC-Plane.

Jetzt erscheint mir bei dieser Anordnung der Abstand vom GND-Via des 
jeweiligen Abblockkondensators zum GND Via am CPU Pin relativ weit, und 
ich bin am überlegen, ob ich hier mit Schleifenströmen Probleme bekommen 
könnte.

Das Ganze ließe sich durch Drehung der Abblockkondensatoren optimieren, 
aber da geht mir dann anderweitig der Platz aus, bzw. müsste ich die 
Zuleitungen verlängern.

Besteht hier eurer Meinung nach ein Risiko hinsichtlich Abstrahlung oder 
mache ich mir unnötig Sorgen?

Welche Via Bohrdurchmesser nehmt ihr für die Versorgungsvias? Ich hätte 
0,5mm gewählt, da diese doch noch um einiges niederohmiger sind als z.B 
0,3mm.

Anbei noch ein Bild mit einem Schaltungsausschnitt wie es aktuell 
ungefähr aussieht.

Danke und Viele Grüße,

Max

[Falk B. (falk)]

Markus L. schrieb:
> abgesehen von den zusätzlichen Kosten - unbedingt vermeiden, bei der
> EMV-Prüfung mehrmals antreten zu müssen.

Ein frommer Wunsch ;-)

> Es handelt sich um eine 4-lagige Leiterplatte. Mein Konzept war es,
> grundsätzlich die Leiterbahnlängen von VCC und GND so kurz wie möglich
> zu halten.

Prinzipiell richtig, solange man es nicht ins Extrem treibt.

> Ich hätte daher jeden GND Pin vom Controller so kurz wie
> möglich mit einem Via an die GND Plane angeschlossen und zwar Richtung
> Mitte des Packages. Direkt an den VCC Pins den Abblockkondensator mit
> Via zur VCC-Plane.

Kann man machen.

> Jetzt erscheint mir bei dieser Anordnung der Abstand vom GND-Via des
> jeweiligen Abblockkondensators zum GND Via am CPU Pin relativ weit,

Ja eben, "relativ". Wieviele um sind es denn? Wieviel nH holt man sich 
da an den Hals? Wie relevant sind die?

> und
> ich bin am überlegen, ob ich hier mit Schleifenströmen Probleme bekommen
> könnte.

Ja, total! Deinen Radiosender hört man bis Wladivostok! ;-)

> Das Ganze ließe sich durch Drehung der Abblockkondensatoren optimieren,
> aber da geht mir dann anderweitig der Platz aus, bzw. müsste ich die
> Zuleitungen verlängern.

Unnötig. Deine Kondensatoren sind schon SEHR nah an den Pins. Selbst mit 
5mm mehr Abstand würde es funktionieren.

> Besteht hier eurer Meinung nach ein Risiko hinsichtlich Abstrahlung oder
> mache ich mir unnötig Sorgen?

Letzteres.

> Welche Via Bohrdurchmesser nehmt ihr für die Versorgungsvias? Ich hätte
> 0,5mm gewählt, da diese doch noch um einiges niederohmiger sind als z.B
> 0,3mm.

Wirklich? Wieviel denn? Wieviel uOhm und nH haben die beiden?
Wenn du Platz für 0,5mm hast, nimm sie und sei glücklich. Wenn es nur 
für 0,3mm reicht, wird das auch funktionieren. Wenn man da einen 
Unterschied REAL messen will, muss man sich sehr anstrengen.

[Markus L. (mlindb)]

Danke Falk! :-)

[Wastl (hartundweichware)]

Falk B. schrieb:
> Unnötig. Deine Kondensatoren sind schon SEHR nah an den Pins. Selbst mit
> 5mm mehr Abstand würde es funktionieren.

Manchmal hilft halt Päpstlicher-als-der-Papst-Sein" gar nix.

[Falk B. (falk)]

Wastl schrieb:
> Manchmal hilft halt Päpstlicher-als-der-Papst-Sein" gar nix.

Stimmt. Dann hat man schlicht das falsche Konzept.

[Hans W. (Firma: Wilhelm.Consulting) (hans-)]

Markus L. schrieb:
> mit einem Via an die GND Plane angeschlossen und zwar Richtung
> Mitte des Packages. Direkt an den VCC Pins den Abblockkondensator mit
> Via zur VCC-Plane

uiiii.... der C gehört direkt mit den Pins am IC verbunden.
von den Pins am C kannst du dann auf die Flächen gehen.

So hängt viel vom Stackup, der Cu-Dicke, dem Via-Durchmesser,... ab wie 
gut deine Cs noch wirken können...

73

[Udo K. (udok)]

Markus L. schrieb:
> Besteht hier eurer Meinung nach ein Risiko hinsichtlich Abstrahlung oder
> mache ich mir unnötig Sorgen?

Du machst dir unnötig Sorgen.  Die Abblockkondensatoren sind unkritisch 
bei einem TQFP Gehäuse.  Die Bondingdrähte haben sowieso mehr 
Induktivität.  Wenn du die C Pins direkt mit den uC Pins verbindest, 
bringt noch eine Verbesserung.
I/O Pins haben heute Slewratebegrenzung und sind zumindest bei geringer 
Treiberstärke unkritisch. Parallele Busse kommen kaum noch vor, und der 
interne Taktoszillator strahlt kaum was ab wegen Jittering.  Durch die 
EMV fliegst du eher wenn du lange Kabeln hast, oder wegen einem DC/DC 
Konverter der Common Mode Störungen macht.

Den R154 zwischen Quarz und Pin brauchst du nicht. STM32 hat eine 
automatische Gain-Control.
Was die Fertiger aber nicht mögen sind die Vias auf einer Seite der SMD 
Bauteile, da kann es die Bauteile aufstellen.  Generell kommt mir die 
Bauteildichte recht dicht vor, debuggen und Handbestücken macht da 
keinen Spass. Statt 1x 0.5 Via kannst du 2x 0.3 nehmen.

[Alexander (alecxs)]

Ich habe festgestellt dass in den Datenblättern bzw. Application Notes 
oft fertige Layouts zu finden sind. In deinem Fall wird aber auf Nucleo 
boards als Referenz verwiesen, im PDF sind nur allgemeine Hinweise.

> The STM32H725G-DK Discovery board and the NUCLEO-H723ZG and
> NUCLEO-H725ZG Nucleo boards are good references that can be used as a
> basis for a specific application development.
> Details of these boards are available on www.st.com website.

[Wastl (hartundweichware)]

Alexander schrieb:
> Ich habe festgestellt dass .....

Du bist ja ein ganz ein Schlauer! Du liest Datenblätter?

Aussergewöhnlich!

[Alexander (alecxs)]

LESEN naja.. wer liest schon 3000 Seiten. Ansonsten halte ich mich an 
die Bildchen aus dem zweiten Weblink im Wiki, das allen hier bestens 
bekannt ist.

- Entkopplung von ICs, von Lothar Miller

https://www.mikrocontroller.net/articles/Richtiges_Designen_von_Platinenlayouts#Weblinks

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Markus L. schrieb:
> Ich hätte 0,5mm gewählt, da diese doch noch um einiges niederohmiger
> sind als z.B 0,3mm.
Einfach mal gerechnet: bei einer 35µ Platine sind die Vias mit 17µ 
aufgekupfert. Wenn also die Leiterbahn eine Breite von 0,3mm hat und 
0,035mm Dicke, dann ist das ein Querschnitt von 0,0105mm². Das Via mit 
0,3mm Bohrung hat eine Umfangsfläche von 3,141*0,3mm und eine Dicke von 
17µm, das ergibt = 0,016mm². Also hat dieses Via mit der Borung der 
Leiterbahnbreite einen 1,5 mal größeren Kupferquerschnitt als die 
Leiterbahn.

Merke: Vias sind nie die Engstelle in einer Leiterbahn, wenn deren 
Bohrung den selben Durchmesser wie die Leiterbahnbreite hat.

Wenn du dann noch den für die großen Vias nötigen Platz dann gegen die 
mögliche bessere Positionierung und Leiterbahnführung aufwiegst, 
verlieren große Vias weit abgeschlagen.

In deinem Fall vermute ich stark, dass die IC-Designer die Vcc-GND Pins 
paarweise platziert haben. Und genau dort dazwischen gehört der 
Blockkondensator. Der darf dann ruhig winzig sein. Es gibt zum Glück 
0201-Bauteile. Und jeder ernsthafte Bestücker kann die handhaben. Für 
Musteraufbauten kann man die paar Kondensatoren auch selber handhaben.

Selbst der R154 ist ja auch viel kleiner als die Kondensatoren, und 
gerade bei denen käme es auf eine kleine Baugröße an (besser klein mit 
10nF als groß mit 100nF).

Falk B. schrieb:
>> Besteht hier eurer Meinung nach ein Risiko hinsichtlich Abstrahlung oder
>> mache ich mir unnötig Sorgen?
> Letzteres.
Mag sein, aber man kann es auch einfach deshalb besser machen, weil es 
keinen unnötigen Aufwand macht.

Alexander schrieb:
> Ich habe festgestellt dass in ... Application Notes oft fertige Layouts
> zu finden sind.
Und wenn man sich die dann genau anschaut, dann findet man heraus, dass 
die manchmal offenbar vom Praktikanten gemacht wurden. Siehe z.B. dort 
das letzt Bild:
- http://www.lothar-miller.de/s9y/archives/17-Quarz.html

Udo K. schrieb:
> Was die Fertiger aber nicht mögen sind die Vias auf einer Seite der SMD
> Bauteile, da kann es die Bauteile aufstellen.
Das passiert nicht, wenn die Vias mit Lötstop bedruckt sind. Wenn sie 
aber offen und verzinnt sind, dass wird das Zinn ratzfatz vom Pad weg 
dorthin verschwinden...

[Falk B. (falk)]

Udo K. schrieb:
> Du machst dir unnötig Sorgen.  Die Abblockkondensatoren sind unkritisch
> bei einem TQFP Gehäuse.  Die Bondingdrähte haben sowieso mehr
> Induktivität.  Wenn du die C Pins direkt mit den uC Pins verbindest,
> bringt noch eine Verbesserung.

Wirklich? Gefühlt oder auch real? Wieviel besser wird es denn? Wie 
willst du das nachweisen?

> I/O Pins haben heute Slewratebegrenzung und sind zumindest bei geringer
> Treiberstärke unkritisch. Parallele Busse kommen kaum noch vor,

Doch, z.B. externer Speicher. Außerdem gibt es auch einen Kern, der 
taktet immer mit voller Slew rate.

[Falk B. (falk)]

Alexander schrieb:
> - Entkopplung von ICs, von Lothar Miller
>
> 
https://www.mikrocontroller.net/articles/Richtiges_Designen_von_Platinenlayouts#Weblinks

Jaja, die "Wahrheit" über Layout . . .

[Falk B. (falk)]

Lothar M. schrieb:

> In deinem Fall vermute ich stark, dass die IC-Designer die Vcc-GND Pins
> paarweise platziert haben. Und genau dort dazwischen gehört der
> Blockkondensator.

So weit, so korrekt.

> Der darf dann ruhig winzig sein. Es gibt zum Glück
> 0201-Bauteile. Und jeder ernsthafte Bestücker kann die handhaben.

Und wegen genau so einem SCHWACHSINN warne ich immer, AUGENMAß zu 
bewahren! Ich behaupte, daß 99% aller ICs mal sicher KEINE 0201 
Abblockkondensatoren brauchen. Auch nicht dieser STM32!

Schau dir mal VHF und UHF Schaltungen aus den 1960er und 1970er Jahren 
an. Die wurden millionenfach spottbillig mit FR2 und THT Bauteilen 
gebaut! Und haben recht passabel funktioniert. Durchschnittliche 
Controller wie dieser STM32 liegen mit ihren Oberschwingungen im 
gleichen Frequenzband knapp unter 1GHz, teilweise deutlich unter 500MHz.

> Selbst der R154 ist ja auch viel kleiner als die Kondensatoren, und
> gerade bei denen käme es auf eine kleine Baugröße an (besser klein mit
> 10nF als groß mit 100nF).

Käse!

> Falk B. schrieb:
>>> Besteht hier eurer Meinung nach ein Risiko hinsichtlich Abstrahlung oder
>>> mache ich mir unnötig Sorgen?
>> Letzteres.
> Mag sein, aber man kann es auch einfach deshalb besser machen, weil es
> keinen unnötigen Aufwand macht.

Was willst du denn da "besser" machen? Deinen Miniaturisierungsfetisch 
ausleben? Viel Spaß damit! Aber hör auf, die Welt damit verrückt zu 
machen!

Es gilt bei jeder ingenieurstechnischen Lösung.

"So einfach wie möglich, so komplex (klein) wie nötig."