Lattice FPGA

Gast
Was meinst du mit "Programmieren"?

A) Beschreibung von digitalen Funktionen, ala AND, OR etc.
 -> Hardwarebeschreibungssprache Abel, VHDL, Verilog

b) Laden der FPGA Konfiguration
 -> macht die ISP Lever Software, interne Details sind unwichtig und 
kompliziert

MfG
Falk
Gast
Ein FPGA hat keine Befehlsliste!

Er hat Logikelemente, die "verschaltet" werden.

Man muss dazu also beschrieben, WIE man diese Elemente verschalten will.
Das kann man auf mehrere Arten machen. Als Text (VHDL oder VERILOG oder 
sehr veraltet ABEL)
Oder als Schaltplaneingabe, was viele Tools anbieten.

Daraus wird dann über die Synthese eine Netzliste gebildet, die 
beschreibt, welche der internen Ressourcen des FPGA dafür verwendet 
werden.

Diese Netzliste wird dann im FPGA abgebildet (Routing).

Das so entstandene File kann man dann in das FPGA "laden"


OP
Danke für die rasche Antwort!

Schon klar, hab mich etwas unklar ausgedrückt, ich muss in VHDL arbeiten 
mit

ispLever. Mir ist gesagt worden, dass es diese Tools nicht mehr gibt 
bzw. mit

FPGA´s nicht funktionieren, stimmt das?

Was ich eigentlich suchen würde, ist eine Liste der VHDL Befehle und 
ihrer

Bedeutung?

Natürlich wäre ein Tool in dem ich Blöcke verbinde noch einfacher, 
welche gibts denn?

Nochmals Danke!
Gast
erst mal die Webseiten von Lattice:
http://www.latticesemi.com/
um welches der FPGAs geht es, sind das aktuelle Chips oder bereits 
abgekündigte?
Eine Liste der FPGAs steht unter Products - FPGA:
http://www.latticesemi.com/products/fpga/index.cfm

Die Eingabe mit "Blöcken" als Schaltplan heißt üblicherweise "schematic 
entry" und ist normalerweise alternativ zu VHDL möglich.
Gast
Use "diagnostic" steht da, das muß das angeschlossene FPGA finden.
Wie ist das Evaluationsboard am PC angeschlossen, seriell oder 
Druckerport, oder USB?
vielleicht muß z.B. der Drucker auf "EPP" oder sowas im BIOS eingestellt 
werden. Oder Windows XP braucht ein Zusatzprogramm, oder Admin-Rechte, 
das kann vieles sein.
Gast
@ Viktor Obrist

Mal bissel OT. Wie schafft man es, einen Screenshot in BMP abzuspeichern 
und dabei Kompessionsartefakte von JPG zu erzeugen? Damit machst du 
deiner Emailadresse alle Ehre . . .;-)

Bei Photos JPG, bei Screeshots; Schaltplänen, technische Zeichungen GIF 
oder PNG. BMP ist eigentlich out, da praktisch immer unkomprimiert 
gespeichert wird. Auch im DSL-Zeitalter mit Bandbreite bis zum Horizont 
sollte man etwas auf "Datenhygiene" achten.

OK, mal wieder ON Topic. Wie bereits gesagt, folgende Dinge prüfen.

- Stromversorgung (nachmessen)
- Kabelverbindungen
- Druckerport-Einstellungen
- Optionen in der Software (ISP-Lever), dort kann man meist den LPT 
auswählen, ausserdem gibts da ein paar wichtige Einstellungen (hab jetzt 
aber keine Deteils im Kopf, ist schon zu lange her)

MFG
Falk
OP
Danke Leute!

Das nächste mal von mir aus in JPG, GIF oder sonst was....

Leider haben wir das schon alles überprüft!!

Angeschlossen ist das Bord über USB mittels eines Lattice eigenen 
Konverter.

Dass das Board angeschlossen ist wird ja auch erkannt,

nur die ID kann nicht gelesen werden.

Danke Viktor

PS.: Ich hoff jetzt ist für jeden was dabei
Angehängte Dateien:
Gast
weiß ich auch nicht, aber die Software schlägt es vor, ich nehme an, 
dass man dort testen kann, ob Hardware angeschlossen ist. Irgendwo unter 
Tools , "check cable" oder sowas
Gast
Nun, auch wenn du nur die alten Screenshots geschickt hast.

Ihr habt dieses board, richtig?

http://www.latticesemi.com/products/developmenthardware/fpgafspcboards/xpstardevaluationboard.cfm

Die Software will die ID vom FPGA lesen über JTAG lesen. Habt ihr den 
Programmieradapter auch an den richtigen Stecker gesteckt? Es gibt JP7 
und JP8. Der USB-Adapter ist wie es scheint mit losen Kabeln (kein 
Flachbandkabel) ausgerüstet. Wirklich alles korrekt verbunden? Sind die 
Jumper für VCC Core und VCCIO richtig gesteckt? Was messt ihr an den 
PINS vom FPGA für Betriebsspannungen? Da immer 0xFFFFFFFF zuück kommt 
tippe ich auf a) FPGA zuckt nicht und ein Pullup hält TDO auf HIGH. Oder 
b) irgendwas mit TDI/TDO/TCK/TMS ist falsch angeschlossen.

MfG
Falk


Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 19 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.