KICAD 9: Footprint mit benutzerdefinierter Pad-Form

Hallo,

ich verstehe dich so das dein Steckverbinder soweit i.O. ist, nur dich stören die DRC Meldungen. Schau dir einmal einen M.2 Karten Footprint an. Du kannst die DRC Regeln anpassen. Oder du lebst damit das dir DRC Fehler für diesen Steckverbinder angezeigt werden. Änderst du die DRC Regeln, bekommst du andere Fehler im Layout nicht mehr mit.

Dirk F. schrieb:

• Pad Rechteckig (oben)
• Polygon im gleichen Layer (Mitte)
• Strich (unten)

Im Prinzip geht das genau so, nur scheint bei Dir ein wesentlicher Schritt zu fehlen, nämlich das Pad in den Edit-Mode zu versetzen. Also:

1. Platziere ein Pad
2. Selektiere das Pad und wähle "Edit Pad as Graphics Shapes" (Ctrl+E)
3. Zeichne im jeweiligen Kupferlayer eine beliebige Menge an Polygonen und/oder Linien
4. Wähle "Finish Pad Edit" (wieder Ctrl+E)

KiCad erkennt dann alle Polygone und Linien als Teil des Pads. Es muss aber eine zusammenhängende Kupferfläche sein.

Bernd B. schrieb:

KiCad erkennt dann alle Polygone und Linien als Teil des Pads. Es muss aber eine zusammenhängende Kupferfläche sein.

Danke Bernd, werde ich in 3 Wochen nach meinem Urlaub mal probieren. Weiterhin ist es so, dass die jetzigen Linien (unten) später die Edge-Cut Linie im Layout überschreiten, was weitere Fehler produziert.

Hallo,

ich verstehe ehrlich gesagt noch nicht was das für einen Leiterplattensteckverbinder werden soll. Weil da gehen keine Leiterbahnen über den Platinenrand (Edge Cut) hinaus. Warum sollen bei dir Leiterbahnen über den Leiterplattenrand weiterführen? Warum benötigt man für ein Pad für Steckkontakte Polygone? Warum ist ein Rechteck nicht ausreichend? Warum diese Sichelform deiner Pads? Das müsste man schon verstehen können.

Vielleicht ist das interessant https://forum.kicad.info/t/layout-for-track-fingers-for-a-3-96mm-0-156-pcb-edge-connector/53133

Das Zauberwort ist jedenfalls "edge connector", da sollte es Vorlagen geben.

Veit D. schrieb:

Hallo,

ich verstehe ehrlich gesagt noch nicht was das für einen Leiterplattensteckverbinder werden soll. Weil da gehen keine Leiterbahnen über den Platinenrand (Edge Cut) hinaus. Warum sollen bei dir Leiterbahnen über den Leiterplattenrand weiterführen? Warum benötigt man für ein Pad für Steckkontakte Polygone? Warum ist ein Rechteck nicht ausreichend? Warum diese Sichelform deiner Pads? Das müsste man schon verstehen können.

Braucht der LP Hersteller zum Galvanisieren der Hartgold Schicht an den Kontakten,

Dirk F. schrieb:

Wenn ich dieses Footprint so verwende, dann wirft der DRC jede Menge Abstandsfehler raus wegen der Überlappung vermute ich.

Sind die drei Teile alle dem selben Signal zugeordnet?

Ob die Abstandsfehler wegen der Überlappung ausgeworfen werden, könntest du überprüfen, indem du zur Klärung die Teile ohne Überlappung anordnest.

Eine falsche Vermutung führt schnell in eine Sackgasse, blockiert eine solide Fehleranalyse und führt zur Fehlbeurteilung von Situationen (Expectation Bias).

Hast du schon geguckt, wie andere mit KiCAD Randsteckverbinder aufbauen? https://www.google.com/search?q=edge+connector+kicad

Veit D. schrieb:

ich verstehe ehrlich gesagt noch nicht was das für einen Leiterplattensteckverbinder werden soll.

Brauchst du auch nicht - er SOLL offensichtlich so werden ;-)

So möchte das Multi-CB Haben:

https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/pc-pci-karten.html

Rainer W. schrieb:

Veit D. schrieb:

ich verstehe ehrlich gesagt noch nicht was das für einen Leiterplattensteckverbinder werden soll.

Leiterplatte für Phoenix Contact ICS Gehäuse