P-MOS Schalter

[Tom M. (tomf9)]

Hey,
es ist jetzt schon einige Zeit her, dass ich mit Elektronik zu tun 
hatte. Daher wollte ich jetzt mal fragen ob mein P-MOS Schalter so 
funktioniert wie ich mir das vorstelle. Sobald am Gate LOW anliegt soll 
mein Vpow HIGH werden und vice versa. Hab ich irgendwo einen Denkfehler? 
Die Schaltung kommt mir irgendwie zu einfach vor...

[Rainer W. (rawi)]

Tom M. schrieb:
> Die Schaltung kommt mir irgendwie zu einfach vor...

Das kommt drauf an, wie hoch deine Spannungen sind und welchen MOSFET 
Typ du verwenden möchtest.

An den Details deines MOSFETs müsstest du noch etwas arbeiten. Es fehlt 
die Body Diode und IMHO gibt es keine selbstleitenden MOSFETs. Der 
müsste außerdem anders angesteuert werden.

[Wolf17 (wolf17)]

Wenn Vg=Vdd und Vlow=GND reicht ein simpler PNP mit Vorwiderstand.

[Tom M. (tomf9)]

Rainer W. schrieb:
> An den Details deines MOSFETs müsstest du noch etwas arbeiten. Es fehlt
> die Body Diode und IMHO gibt es keine selbstleitenden MOSFETs. Der
> müsste außerdem anders angesteuert werden.

Hmm ich weiß jetzt gerade nicht ob ich dich da richtig verstehe, aber 
der MOSFET ist in meiner Schaltung eh selbstsperrend. Die Body Diode 
ignorier ich hier weil die hier mMn keinen Unterschied macht. Vielleicht 
lieg ich hier aber auch falsch.

[Tom M. (tomf9)]

Wolf17 schrieb:
> Wenn Vg=Vdd und Vlow=GND reicht ein simpler PNP mit Vorwiderstand.

Danke!

[Bernd K. (bmk)]

Denkfehler.

Für den P-MOS ist die Spannung Gate-Source relevant (Ugs).
Die Pegel in deinem Bild sind offenbar die Pegel Gate-GND.
Schade, der P-MOS weiß nichts von GND.

Hier mal schlau machen:
https://www.sprut.de/electronic/switch/pkanal/pkanal.html

[Tom M. (tomf9)]

Bernd K. schrieb:
> Für den P-MOS ist die Spannung Gate-Source relevant (Ugs).

Hmm da dachte ich eigentlich, dass das passt. VDD ist immer HIGH, sprich 
sobald VG LOW ist, dachte ich schaltet der PMOS durch.

[Marcel V. (mavin)]

Tom M. schrieb:
> VDD ist immer HIGH, sprich sobald VG LOW ist, dachte ich schaltet der
> PMOS durch.

Das ist auch so. Wichtig ist nur, dass das high Signal genauso groß ist 
wie VDD, damit der MOSFET vernünftig sperrt! Wenn du gewährleisten 
kannst, dass am Gate immer entweder High oder Low herrscht und nicht 
Nichts, dann könntest du R1 sogar weglassen. Ansonsten sollte R1 in der 
Größenordnung zwischen 10k und 100k liegen.

[Vanye R. (vanye_rijan)]

Fuer das was du machen willst gibt es heute ICs. Man nennt sie Load 
switch.

Hier mal als Beispiel die Typen von Nexperia, aber fast jeder Hersteller 
hat sowas heute im Programm.

https://www.nexperia.com/products/analog-logic-ics/power-management/power-protection/load-switches

Aber natuerlich kannst du das was da drin ist auch von Hand nachbauen. 
In dem Fall erklaert dir Rohm hier netterweise in aller epischer Breite 
wie sowas funktioniert und auf was man achten muss:

https://www.rohm.com/electronics-basics/transistors/tr_what8

Ich persoenlich wuerde aber eher was integriertes nehmen. Reichelt hat 
hier z.B einen doppelten Switch:

https://www.reichelt.de/de/de/shop/produkt/power_switch_high_side_usb_active_low_so-8-386821

Keine Ahnung ob die auch einen einzelnen haben. Musst du halt selber mal 
suchen.

Vanye

[Rainer W. (rawi)]

Tom M. schrieb:
> Hmm ich weiß jetzt gerade nicht ob ich dich da richtig verstehe, aber
> der MOSFET ist in meiner Schaltung eh selbstsperrend

Warum zeichnest du dann einen selbstleitenden?
https://upload.wikimedia.org/wikipedia/commons/6/63/FET-Typen_%28mit_Schaltbildern%29.svg

[Peter D. (peda)]

Vanye R. schrieb:
> Fuer das was du machen willst gibt es heute ICs. Man nennt sie Load
> switch.

In Zeiten der Halbleiterkrise mußte ich leider merken, daß bei High-Side 
Treibern jeder Hersteller sein eigenes Süppchen kocht, bezüglich 
Verhalten, Pinbelegung und Footprint. Es gibt keinen Standard.

Ich bin daher wieder auf einzelne MOSFETs zurück. SOT-23 bleibt eben 
SOT-23 und läßt sich leicht ersetzen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Vanye R. schrieb:
> Fuer das was du machen willst gibt es heute ICs. Man nennt sie Load
> switch.
Ich kenne die als "Highside Smart Switch".

Tom M. schrieb:
> Hmm da dachte ich eigentlich, dass das passt. VDD ist immer HIGH, sprich
> sobald VG LOW ist, dachte ich schaltet der PMOS durch.
Den Mosfet interessiert nur seine Ugs. Die muss beim P-Kanal-Mosfet 
negativ sein, dass er leitet, und sie muss 0 sein, dass er sperrt.

Wenn die Sourcespannung jetzt 12V ist, dann sperrt der Mosfet also, wenn 
die Ug ebenfalls 12V ist. Er leitet, wenn die Ug niedriger ist, z.B. 5V 
(Ug=5v, Us=12v --> Ugs=5V-12V=-7V) oder 0V (Ug=0V, Us=12v --> 
Ugs=0V-12V=-12V). Also leitet der Mosfet in dieser Schaltung immer.

[Peter D. (peda)]

Wolf17 schrieb:
> Wenn Vg=Vdd und Vlow=GND reicht ein simpler PNP mit Vorwiderstand.

Das ist nicht so einfach. Man muß jedesmal den Bassiswiderstand passend 
ausrechnen und prüfen, ob die Eingangsseite den nötigen Basisstrom auch 
treiben kann. Trotzdem hat man bei kleinen Spannungen eine erhebliche 
Flußspannung zu berücksichtigen.
Ein MOSFET braucht keinen Treiberstrom und kann bis wenige mV herab 
leiten.

[Michael B. (laberkopp)]

Tom M. schrieb:
> ob mein P-MOS Schalter so funktioniert wie ich mir das vorstelle

Nein.

Ein PMOSFET lässt je nach Modell und Umgebungstemperatur bis 250uA durch 
bei UGS=0.

An deinen 1 MegOhm entstehen dann bis 250V, also immer noch VDD obwohl 
der MOSFET sperren soll und der Ausgang low sein soll.

Ausserdem funktioniert das nur wenn high=VDD ist.

Beschäftige dich mit realen Bauteildaten und nicht Prinzipskizzen (die 
im Prinzip richtig ist).

Mach aus 1M eher 1k.

[No Y. (noy)]

Rainer W. schrieb:
> IMHO gibt es keine selbstleitenden MOSFETs

Gibt es sehr wohl. Allerdings NMOS:

BSS139H6327XTSA1
DN2535N5-G

Und noch ein paar mehr.

[Michael S. (rbs_phoenix)]

Vanye R. schrieb:
> In dem Fall erklaert dir Rohm hier netterweise in aller epischer Breite
> wie sowas funktioniert und auf was man achten muss:
>
> https://www.rohm.com/electronics-basics/transistors/tr_what8

Hier unter dem Link ist ja schon einiges beschrieben. Ein bisschen 
ausführlicher und an einem Beispiel durchgerechnet ist es in dieser 
Application Note von ON Semi:

https://www.onsemi.com/pub/collateral/and9093-d.pdf

[Vanye R. (vanye_rijan)]

> Verhalten, Pinbelegung und Footprint. Es gibt keinen Standard.

Ja, mag sein, aber das gilt auch fuer Schaltregler, MCUs und bergeweise 
andere moderne Bauteile. So nett Second Source auch ist, wo will man da 
anfangen und aufhoeren mit dem nachbauen?

Vanye

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Vanye R. schrieb:
>> Verhalten, Pinbelegung und Footprint. Es gibt keinen Standard.
> Ja, mag sein, aber das gilt auch fuer Schaltregler, MCUs und bergeweise
> andere moderne Bauteile. So nett Second Source auch ist, wo will man da
> anfangen und aufhoeren mit dem nachbauen?
Ich mache seit der Geschichte mit der Bauteilknappheit und den 
Lieferproblemen einfach 2 Pinouts auf die LP, damit habe ich mir die 
SecondSource selber geschaffen... ;-)

[Manfred P. (pruckelfred)]

Tom M. schrieb:
>> Für den P-MOS ist die Spannung Gate-Source relevant (Ugs).
>
> Hmm da dachte ich eigentlich, dass das passt. VDD ist immer HIGH, sprich
> sobald VG LOW ist, dachte ich schaltet der PMOS durch.

Und wie geht gesperrt? Das Gate muß auf das selbe Potential wie Source 
(VDD), damit der P-Transistor zu ist.

In der Realität ist es meist so, dass die Last an einer höheren Spannung 
als die steuernde Logik hängt. Also zu 25.mal das Prinzip als Anhang.

[Marcel V. (mavin)]

Manfred P. schrieb:
> Also zu 25.mal das Prinzip als Anhang.

Der TE will es aber genau andersrum haben:

Tom M. schrieb:
> sprich sobald VG LOW ist, dachte ich schaltet der PMOS durch.

Also muss vor Manfred seine Transistorstufe noch eine weitere 
Transistorstufe als Inverter davorgeschaltet werden!

[Rainer W. (rawi)]

No Y. schrieb:
> Gibt es sehr wohl. Allerdings NMOS:

Eben, beim TO geht es um P-Kanal Typen.
Hätte ich natürlich noch einmal hinschreiben sollen ...