Hallo zusammen
Hat wer/giebts wo einen kleinen PRBS generator in VHDL und einen empfänger der seinen PRBS mit diesem Synchronisiert und die BER des Links bestimmt?
Oder BER bestimmt auf eine andere Art und Weise aber als drop in TX.VHD und RX.VHD welches zb. BER (Vector), sync, err, skew (Vector) als outputs hat.
Ziel: LWL Link testen