Hallo zusammen,
ich beschäftige mich gerade mit einem einfachen SDRAM Controller.
Als Modell des Speichers für die Testbench verwende ich das angehängte
Modell.
Die verwendeten Bibliotheken sind:
1 | LIBRARY IEEE; USE IEEE.std_logic_1164.ALL;
|
2 | USE IEEE.vital_timing.ALL;
|
3 | USE IEEE.vital_primitives.ALL;
|
4 | USE STD.textio.ALL;
|
5 |
|
6 | LIBRARY FMF; USE FMF.gen_utils.ALL;
|
7 | USE FMF.conversions.ALL;
|
vital.timing und vital.primitives sind nicht standardmäßig in IEEE
enthalten.
Wie bekomme ich das denn ans Laufen?
Ich verwende ISE14.7 und den eingebauten Simulator.
Hat jemand eine Idee?
Danke euch!
Viele Grüße, Jens