Cyclone IV BGA484 Pin Migration

[Joachim M. (jmlaser)]

Hallo,

Vielleicht kennt ja jemand das Problem und kann mir das bestätigen oder 
widerlegen:
Laut Altera Datenbuch sollen die BGA484 Gehäuse pinkompatibel bzw. 
migrationsfähig sein. Also routet man ein Board für den EP4CE115 sollte 
das hinsichtlich der Versorgungsspannungen und GND auch für einen 
EP4CE15 im gleichen Gehäuse gehen. Logischerweise darf man die I/Os, die 
der EP4CE15 mehr hat, nicht verwenden und muss diese tristate setzen. 
Soweit klar.
Bei einem Board mit BGA256 Gehäuse hat das auch wunderbar geklappt. Das 
ist für den EP4CE15 ausgelegt und kann auch EP4CE10 oder EP4CE6 
aufnehmen.
Sogar EP3C5 bis EP3C16, weil diese ebenfalls pinkompatibel sind.
Getestet und gut.

Beim Board für ein BGA484 Gehäuse bin ich aber auf Widersprüche 
gestoßen.
So soll der große EP4CE115 z.B. weniger VCCIO-Leitungen (3,3V) haben als 
der "kleine" EP4CE15.
Das bedeutet, würde ich das Board für den 115er routen und einen 15er 
einsetzen, würden dem 15er einige VCCIO-Anschlüsse fehlen, da dies 
offensichtlich I/Os beim 115er sind.
Normalerweise hat ja der größere Baustein immer mehr VCCIO, VCCINT und 
GND Pins. Dem scheint aber beim BGA484-Gehäuse nicht so zu sein. Da 
passt kein Baustein so wirklich zum anderen.

Ist von Euch auch schonmal jemand über dieses Problem gestolpert?
Ich weiß, die Teile sind schon etwas angestaubt :-)
Ich verwende die I/Os nur als standard-I/O, also keine Differenzsignale 
oder sonstige Spezialitäten, wo es eventuell zusätzlich Unterschiede 
geben kann.

Gruß Joachim

[Bradward B. (Firma: Starfleet) (ltjg_boimler)]

Ja auch das package Migrationskonzept, mit dem die Verkäufer gerne 
hausieren gehen, sollte mal praktisch hinterfragt werden.

Anbei der Datenblattauszug für den Cyclone 4. (aus 
https://cdrdv2-public.intel.com/654630/cyiv-51001.pdf)

Mir scheint die Spanne von 280 zu 343 IO's auch etwas "mutig",  Normal 
sind bspw. bei Xilinx 3 benachtbarte Größenvarianten und ein paar Pins 
unterschied. So ne bekannte Strategie ist, für den Prototypen einen FPGA 
mit nehr ressourcen zu nehmen und für die Serie, Custom-derivate die 
kleineren. Das man mit Klein entwickelt und dann das PCB für "groß" 
wiederverwendet ist eher ungewöhnlich.

Bedenken hätte ich bspw. beim Stromverbrauch, 8 mal mehr resourcen 
braucht 8 mal mehr Strom und dementsprechend dickere Kupfertracks.

Für den reinen BGA-footstep mag die Kompabilität noch (Theoretisch) 
gelten, für das Gesamte PCB wohl eher nicht.

[Joachim M. (jmlaser)]

Bradward B. schrieb:
> So ne bekannte Strategie ist, für den Prototypen einen FPGA
> mit nehr ressourcen zu nehmen und für die Serie, Custom-derivate die
> kleineren.

Genau darum geht es ja.
Das Datenblatt und die Tabellen sind bekannt.
Trotzdem passen die Pins im BGA484 Gehäuse nicht zusammen.

Ich habe mal Bilder von den Schaltplansymbolen für VCC und GND für 
jeweils den größten und kleinsten Baustein nebeneinandegestellt.
Beim BGA484 sieht man dass der kleine Baustein neben weniger VCCINT und 
GND (korrekt) aber mehr VCCIO Anschlüsse hat, was komplett verwirrend 
ist.
Beim BGA256 Gehäuse passt es. Da ist die Anzahl der VCCIO Anschlüsse bei 
allen Bausteintypen gleich, nur GND und VCCINT nimmt mit steigender 
Kapazität zu.

Um das Board für mehrere Varianten im BGA484 Gehäuse nutzbar zu machen, 
muss man wohl von Hand alle Pinbelegungen vergleichen, und dann jeweils 
die GND-, VCCINT- und VCCIO Anschlüsse layouten, die am meisten bei 
einem Baustein vorkommen. Und dann auch nochmal kontrollieren, ob die 
auch bei den gewünschten Varianten immer am gleichen Pin sind. So ein 
Mist!

Gruß Joachim