VHDL 1993: Wie maximalwert eines Integer ranges aus Signal bestimmen

[M. N. (bmbl2)]

Hallo,

ich habe eine Frage an die VHDL Experten, die sich mit Workarounds 
auskennen.

Ich möchte aus einem integer Signal herasubekommen, welchen maximalwert 
dieses haben kann:

In VHDL-2008 ginge das so:

...
architecture rtl of my_entity is
  signal sig    : integer range 0 to 31;
  signal is_max : std_logic; 
begin

is_max <= '1' when sig = sig'subtype'high else '0';

end architecture rtl;

Leider ist der VHDL Support von Synopsys so schlecht, dass der Design 
Compiler, selbst mit aktiviertem VHDL 2008 mode, das Attribut 'subtype 
nicht kennt.

Gibt es eine Möglichkeit anders an das Maximum des Signals zu kommen? 
Alternativ müsste ich anderen code sonst umbauen lassen, sodass das 
maximum als Konstante definiert wird, oder der integer Type separat als 
subtype definiert wird, sodass ich mit 'high an das Maximum komme.