Problem-Lokalisierung:
Gut möglich das es nicht im Prozessor an sich liegt sondern am System aus Prozessor und Speicher-devices. Insbesonders da erst dargestellt wird, im System wäre vorgesehen, das initial ROM-Inhalt in den RAM kopiert wird und anschließend im RAM (jsr [RAM-Addresse]) ausgeführt.
Dagegen versucht der TO erfolglos Programm-Code direkt vom EEPROM auszuführen, also ohne vorheriges Kopieren zum RAM (JSR [ROM-Adresse]), neudeutsch XIP (Execute in Place).
XIP ist nicht selbstverständlich, erst recht nicht zu Zeiten des MC68000 (Achtziger/Neunziger). Firmware ins ROM kopieren galt als schneller, manche ROM's der damaligen Zeit, insbesonders die EPROM's hatten schon mal Zugriffszeiten um 500 ns, würden also den Prozessor auf ca. 2 MHz einbremsen.
Die Bus-Zugriffs Signale unterscheiden sich jetzt nicht ob Daten- oder Befehls-Holen, spontan fallen da nur die drei FCO Outputs auf, die aber nur Status sind und nicht notwendigerweise Buszugriffe steuern.
Also es könnte schlicht so sein, das das System nicht ausgelegt ist, (beliebigen) Programmcode aus dem EPROM direkt auszuführen sondern das es erst in den RAM kopiert werden muss, aus dem RAM heraus funktioniert es ja. Schaltplan o.ä. wäre hilfreich.
Beispielsweise könnten die erwähnten FCO-Signale bei dem nicht näher benannten System mit den Steuersignalen für ROM und RAM verbunden sein. Man kann so den Adressbereich über 16Mb hinaus erweitern und ohne MMU eine Speicherverwaltung auf bauen. Im Anhang eine Realisierung mit 74LS138 (aus ISBN: 3-89362-080-X)
Offtopic:
Von den vorhergehenden 18 Beiträgen beschäftigen sich sechse (inkl. Eingangs-Frage) mit dem Thema und elf drehen sich lediglich um eine Moderator-genehme Form von Beiträgen.
Effizientes Arbeiten am Thema geht anders.
