Könnte mir vielleicht jemand eine Einschätzung geben ob meine Verstärkerschaltung ein akzeptables Design ist. Ziel ist es einen Linearverstärker mit 140Vp (Später etwas mehr) zu brauen, der 10kHz Bandbreite hat. Damit ich die Differenzstufe nicht selber bauen muss habe ich mich dafür entschieden einen Apex Verstärker mit Buffer zu benutzen. Damit ich in der SOA der Mosfets bleibe habe ich die parallel geschaltet. Jeder einzelne Mosfet hat eine Strombegrenzung bekommen. Meine Frage ist nun, ob das ein Deisgn ist, was üblich ist. Wie wird sich die Slew Rate verhalten? Wie kann man das Biasing der Ausgangstransistoren besser machen oder reicht das? Ich habe das mit ngspice simuliert bekommen, allerdings nur AC und DC analyse. Transientenanalyse kovergiert nicht richtig oder ich bekomme bei sinusanregung ab 1kHz nur ein Rechteck am Ausgang. Die AC analyse gibt mir 83kHz 3dB Bandbreite bei 1Vp Anregung, was zu schön wäre um wahr zu sein.
:
Verschoben durch Moderator
David schrieb: > Die AC analyse gibt mir 83kHz 3dB Bandbreite Das halte ich für unmöglich. Die ganzen parallelen Mosfets werden schließlich nur von R50 bzw. R51 mit Gatestrom (max. 1,5mA) versorgt, es ist nicht der OPV der den Gatestrom liefert.
Arno R. schrieb: > Das halte ich für unmöglich. Die ganzen parallelen Mosfets werden > schließlich nur von R50 bzw. R51 mit Gatestrom (max. 1,5mA) versorgt, es > ist nicht der OPV der den Gatestrom liefert. Das glaube ich nämlich ebenfalls. Wie kann ich denn nun einschätzen welche Bandbreite das Konstrukt am Ende hat? Also aufbauen und messen? Meine Frage ist auch, ob das so jemand macht oder ob ich mit der Topologie vollkommen daneben liege.
David schrieb: > Die AC analyse gibt mir 83kHz 3dB Das hast du simuliert ? R50/R51 werden kaum 83kHz zulassen.
Michael B. schrieb: > David schrieb: >> Die AC analyse gibt mir 83kHz 3dB > > Das hast du simuliert ? R50/R51 werden kaum 83kHz zulassen. Ja ich habe das simuliert. Meine Idee wäre dann R50/R51 deutlich zu verkleinern. Die Frage ist nur, ob der PA341 das mitmacht. Der hat ein Stromlimit und im Arbeitspunk, also Eingang ändert sich nicht, sollte durch den Ausgang vom PA341 kaum Strom fließen. Bei einer sinusförmigen Anregung kann allerdings deutlich mehr Strom fließen.
Als Ansatz kannst du mal den Tiefpass aus R60 usf. und der Gatekapazität berechnen.
Matthias S. schrieb: > Als Ansatz kannst du mal den Tiefpass aus R60 usf. und der Gatekapazität > berechnen. Welche Gatekapazität? Im Datenblatt ist Ciss, Coss, Crss, Qgon, Qgs und Qgd gegeben. Mir ist klar, dass ich genug Strom brauche, um die Gates umzuladen aber welche Kapazität wogegen? Ich habe mal R50 und R51 deutlich kleiner gemacht und auf 25k reduziert. Dann läuft auch die Transientensimulation bis 50kHz bei 1V Auslenkung.
Matthias S. schrieb: > Als Ansatz kannst du mal den Tiefpass aus R60 usf. und der Gatekapazität > berechnen. Dieser Kleinsignalansatz ist unvollständig, denn zu R60 liegt noch der differentielle Widerstand der Diodenkette + Ausgangswiderstand des OPV in Reihe. R50 können wir da vernachlässigen, aber die anderen parallelen Mosfets nicht, weil die auch alle an der Diodenkette hängen. Man bekommt durch die rel. niederohmigen Widerstände eine hohe Grenzfrequenz, die aber über das eigentlich interessierende Großsignalverhalten nichts aussagt. David schrieb: > Welche Gatekapazität? Im Datenblatt ist Ciss, Coss, Crss, Qgon, Qgs und > Qgd gegeben. Mir ist klar, dass ich genug Strom brauche, um die Gates > umzuladen aber welche Kapazität wogegen? Am Gate wirkt direkt die Rückwirkungskapazität Crss, die Eingangskapazität Ciss wirkt mit dem "Bootstrapfaktor" des Sourcefolgers, da kannst du etwa 10% der Ciss ansetzen. Die wirksame Gatekapazität ist also etwa Crss+Ciss/10. Allerdings sind die Kapazitäten stark spannungsabhängig, die nehmen mit kleineren Spannungen zu. Bie Großsignalaussteuerung sinken die Spannungen am Transistor ab, die Kapazitäten nehmen zu und der Gatestrom nimmt ab. Dle SlewRate wird mit zunehmendem Ausgangspegel immer kleiner.
Arno R. schrieb: > Am Gate wirkt direkt die Rückwirkungskapazität Crss, die > Eingangskapazität Ciss wirkt mit dem "Bootstrapfaktor" des > Sourcefolgers, da kannst du etwa 10% der Ciss ansetzen. Die wirksame > Gatekapazität ist also etwa Crss+Ciss/10. Allerdings sind die > Kapazitäten stark spannungsabhängig, die nehmen mit kleineren Spannungen > zu. Bie Großsignalaussteuerung sinken die Spannungen am Transistor ab, > die Kapazitäten nehmen zu und der Gatestrom nimmt ab. Dle SlewRate wird > mit zunehmendem Ausgangspegel immer kleiner. Danke für die Erklärung. Also wenn ich den Strom durch R50/R51 erhöhe bekomme ich eine besser Transientensimulation und Bandbreite. Das macht auch Sinn, denn umso mehr Strom kann ich für die Gates zur Verfügung stellen. Da der PA341 nicht beliebig viel Strom liefern kann ist das natürlich begrenzt. Im DC Fall wäre das sogar noch möglich aber wenn ich zum Beispiel einen Sinus anlege muss ich immer wieder umladen und der kommt schnell an seine thermische Grenze.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.