mikrocontroller.net

Forum: FPGA, VHDL & Co. Falsche IDCODE by XC9572 und WebISE 9.1


Autor: Ale (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Ich habe ein Rev 1.0 Xeyon Parallel Port Programmer, es kommt mit eine 
PLCC44 Sockel, wo jetzt gibt ein XC9536.

Löschen, Programmierung und Identifizierung von dieses XC9536 ist 
problemlos.

Aber, ich habe ein Proto-PCB gemacht mit ein XC9572 PLCC84. Die beiden 
Karten haben ein bindung durch ein 10-Pol Kabel, So Prinzipielles ich 
kann dise XC9572 auch lesen und brennen.

Die iMPACT sagt:

Validating chain...
Boundary-scan chain validated successfully.
'1': IDCODE is '00101001010100000000000010010011'
'1': IDCODE is '29500093' (in hex).
INFO:iMPACT:1585 - '1':The part appears to be of type xc9500, but could 
not be identified correctly.
'1': : Manufacturer's ID =Xilinx unknown part, Version : 2

****

Ich kann es löschen, aber wenn ich probiere zu programmieren, nach 
ungefähr 12 sek, es sagt:

'1': Programming terminated due to errors.

***
Aber sag nicht was für eine Fehler !

Jemand hat eine Idee ?

Ich habe mit 2 XC9572 Probiert, sind (waren) neu, habe ich letztes Jahr 
bei DigiKey gekauft.

Danke.

ps: WebISE 8.2 kann dieses XC9572 auch nicht erkennen.



Autor: Ale (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine Update:

IDCODE Loop 10000 mahle, geht.

'0': IDCODE loop completed successfully 10000 times.

Noch eine Idee ?

(Ich habe auch nach 9.1.0.1i upgraded (Linux), aber gleiche Fahler).

Ale.

Autor: Holger Harten (holger-h-hennef) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hast dum mal mal dran gedacht das explizit ISE WepPack für die XC95XX
Reihe bei XILINX downzuloaden.
Wie ich das sehe haben die für die etwas alte Baureihe extra
das ganze auf der Homepage deponiert.
IseWappack 95XX Series glaube ich mich dran zu erinnern.

Oder ist der Typ doch nicht richtig eingestell XC9572XL ?
Es gibt das einige Unterderivate.

Oder ERASE before Prog .




Gruss Holger

Autor: Ale (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Holger:

Erase geht gut, alles aber programmieren. Als die Device ist nicht 
erkennt ich habe die .jed Datei ausgeladen (So sagt XC9572) aber die 
IDCODE ist noch falsch und Programieren nach 22% gibt Fehler. (Sicher 
mein projekt ist nicht für ein XC9572XL). Vielleicht ich kann ein USB 
Kabel Kaufen (aber 149 Euro !, es ist günstiger ein Spartan3E Starter 
kit von Digilen zu kaufen, und kommt mit USB programmer !)... Ich möchte 
kein geld mehr sinken mit diese dinge...

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Ale

>mein projekt ist nicht für ein XC9572XL). Vielleicht ich kann ein USB

Installier doch mal eine alte Version des Programmers, auf der 
Xilinx-Homepage gibts noch die Version 3.3 in einzelnen Modulen, der 
Programmer braucht nur 10MB.

Ein Parallel-III Kabel kannst du für 5 Euro selber bauen.

http://www.geocities.com/jacquesmartini/misc/Paral...

MfG
Falk

Autor: Holger Harten (holger-h-hennef) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ale wrote:
> Holger:
>
> Erase geht gut, alles aber programmieren. Als die Device ist nicht
> erkennt ich habe die .jed Datei ausgeladen (So sagt XC9572) aber die
> IDCODE ist noch falsch und Programieren nach 22% gibt Fehler. (Sicher
> mein projekt ist nicht für ein XC9572XL). Vielleicht ich kann ein USB
> Kabel Kaufen (aber 149 Euro !, es ist günstiger ein Spartan3E Starter
> kit von Digilen zu kaufen, und kommt mit USB programmer !)... Ich möchte
> kein geld mehr sinken mit diese dinge...

Ja ich kenne das.
Hast du ein Scope ???.
Ich kan dir einen Hint geben wie du die JTAG zu Fuss bedienen kanst.
Dan kanst du die Chips von Hand per Kommando Boundery Scan machen.
Da kan man die Zellen einzeln prüfen, und steuern.
Die Pegel kan man dan am Scope sauber sehen.

Nicht das das so Spezi. Nato-Chips sind ?????.
Ist da links in der Ecke schwarzer Filz Maker, so burn in Dinger.
Invalid-Teile ???.
Ich habe da schon die dollsten Dinger erlebt.
Da ist igend was ganz triviales im Busch.
Das ist ja ne menge Geld, dafür kanst du dir 100 Chips bei Xeyon 
besorgen.
BastelTip:
Bist du mit LPT Laptop 3,3 V Pegel zugange, hast du Probleme #1.
Baue einen 244 Buffer Progger.
Checke nochmals das Design mit dem Scope ab.

Son 100 Ohm in der Leitung mit 1 pf an GND.
Pull up 10K 4.7 K an Vcc und TDO wirken da Wunder.
Hole alten Win98 PC int alter 5V LPT .
Also in die Zeitversetzen von 2002.

Da die Soft 4.1 4.2 oder so was dadrauf.
Schau dir mal www.Thomas Fischel.de, der hat das auf nem Lochraster
am laufen.
Holger Klabunde, Ulich Radig.

Viel Erfolg.
Berichte mal.
Gruss, Holger.





Autor: Holger Harten (holger-h-hennef) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
per aspera at astra.
Mir ist dan noch was eingefallen.

Diene DEVICE hängt so auf dem Pfiff.
Schau dir die Pegel mit dem Scope an.
Mach da mal Kältespray drauf.
--------------------------------------
Ich hatte auch son Effekt mit meinem
Lattice Prog Analog ispPACK30.
200 Eu hat das Dev Kit gekostet.
Und der Händler hat auch noch den zweiten
Chip, der da ab Werk vorher drin war rausgenommen.
-----------------------------------------
Bis ich den Dingen auf den Grund ging.
-----------------------------------------
An der JTAG ebene.
Kabel Länge, Slew Rate ,Reflexionen ect pp...
Die JTAG Core-Engine verzeiht dir nix.
Und wen die Pegel nicht sauber sind,
LowPass Filter wirkt Wunder.
z.B PC  ----[R 100E]----------
                 -- C 100 pF
                 --
                ---- GND

Pull Up Design an TDO open Drain-Mode.
Mache sind da was schlapp auf der Brust.
Und der nächste BLOCK wird geproggt dreht die
Engine ab.
Der eine Trick der JTAG Engine ist, das
TDI = TDO wieder raus kommen.
Son art veryfi-Check.
---------------------------------------------
Wieviele MHZ oder GHZ mach deine CPU ?????
Kanst du den LPT ProgClock slower verstellen ????
Was hast du für eine LPT ?
-----------------------------------------------
Die Schaltung da oben ist reichlich
over-engeneerd aber deckt die worst-case immer
ab. Das soll aber auch einfacher gehen.
----------------------------------------------

*Poste diene Progger Schaltung mal hier rein.

Du bist fast am Ziel wie ich das sehe.


Ich habe auch schon so Kranke Teile gefreezed.
Duch das freezen kan man die Core-Maske wie beleben.
Röhrenschocker ect.
Danach war alles ok. Oh wunder.

In der Elektronik kan man manchmal Pferde kotzen sehen.

Viel Erfolg.
Berichte uns mal wie du da weiterkommst .
--------------------------------------------
Auch was du mit den CPLDs machen möchtest.
--------------------------------------------
Ich habe mir schon son HW-nahes Low cost
High speed Test Teil ausgetiftelt.
Wo ich nen V24-PCI Bus Karte an der 8-Bit
/CS ect . DATA PORT V24 Peri. Anzapfe.
-----------------------------------------
Und so die ALGORITHMEN in Echtzeit testen kan.


Gruss Holger.

Autor: Ale (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Progger ich benutzte is fast wie diese hier:

http://www.interq.or.jp/japan/se-inoue/e_cpld3_3_1.htm

Es gibt ein Paar Led für alle Signale, und bliken :-)

Alte WebISE ist kein Option, Ich benutze Linux und Mac. Ich habe auch 
Windoof Me, aber ich möchte vergessen, daß ich es installiert habe !.

Ich habe  mehr XC9536 aber sind VQ44. Ich werde mit diese probieren.

Ich probiere nochmal mit den Oszi, ob ich kann etwas sehen.

Danke !

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Ale

>http://www.interq.or.jp/japan/se-inoue/e_cpld3_3_1.htm

Gehts nicht auch noch bissel komplizierter? ;-)

MfG
Falk

Autor: Ale (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Falk:

Was ?, Ich glaube es ist fast wie Xilinx Schaltplan. Direct am LPT es 
ist kein gute Idee. Oder ?

Mein LPT es ist ganz normales SPP (Toshiba Satellite P10-504 Notebook, 
P4 2.8 GHz, SuSE 10)

Autor: Holger Harten (holger-h-hennef) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja halt uns da mal auf dem laufenden.
Gruss, Holger.

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Ale

>Was ?, Ich glaube es ist fast wie Xilinx Schaltplan. Direct am LPT es

Ja, nur noch mit tonnenweise extra Zeug, das eigentlich keiner braucht.

>ist kein gute Idee. Oder ?

Doch, das passt schon. Ich hab gestern zu Testzwecken ein 9572XL auf ein 
Stück Lochraster gelötet, als JTAG Kabel keinerlei Treiber, einfach 
direkt vom Parallel-Port zum IC. Lief auf Anhieb wunderbar ;-)

>Mein LPT es ist ganz normales SPP (Toshiba Satellite P10-504 Notebook,
>P4 2.8 GHz, SuSE 10)

Passt.

MfG
Falk

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.