Gast
#515048
Hallo, hab ein Problem mit der Programmierung meines CPLD XC9572 über das Download Kabel III. Das Download Kabel entspricht dem Schaltplan von Xilinx und funktioniert normalerweise auch. Jedenfalls kann ich meistens die Device ID des CPLD auslesen, manchmal kommt auch eine Fehlermeldung. Programmierung klappt gar nicht. Gibt es etwas besonderes zu beachten? Muss man bestimmte JTAG-Signale (TDO,TDI,...)über Pullup/Pulldown-Widerstände an GND/VCC legen? Muss man vielleicht in der Impact-Software etwas konfigurieren? Wie sollte der Parallelport im PC-Bios eingestellt sein? Vielen Dank schonmal.