Hallo!
Es ist ja sehr zu empfehlen jedem IC eine Kapazität für die
Versorgungsspannung möglichst nahe am IC zu spendieren. Ich nehme an,
dass dies nicht nur für Digitale ICs sondern auch für analoges, z.B.
OpAmps, gilt.
Da frage ich mich wie dies nun auszusehen hat für OpAmps die positive
und negative Versorgungsspannung haben. Soll ich da einen an GND und +
und einen an GND und - hängen? Oder nur an + und - einen?
Wie gross sollten die in etwa sein? 100nF? Logisch dass jetzt 20 Leute
sagen kommt drauf an. Aber gibt es da eine Faustformel? Ich treibe mit
dem OpAmp keinen 2kW Motor mit PWM an. Will heissen, dass ich nicht
besonders steile Flanken und hohe Ströme am Ausgang des OpAmps habe.
Hallo,
Betriebsspannung gegen GND als Standard-Variante, also je 100n von +Ub
und -Ub kann sozusagen nie schaden.
Mache ich zumindest generell bei allen ICs so.
Gruß aus Berlin
Michael
Bei Digital ICs möchte man mit den Block Cs Störungen aus dem IC von der
Stromversorung vernhalten.
Bei OpAmps (abgesehen von HF OpAmps) geht es eher darum Störungen aus
dem Stromnetz vom IC verzuhalten um so die PSRR zu erhöhen, bzw. ein
einkoppeln ins Signal zu verhindern.
Die doppelte Abblockung gegen GND hat den Vorteil, dass V+/V- bei
ungünstiger Leitungsführung nicht so leicht um GND herum schwingt.
Und wenns ganz kritisch wird blockt man (HF Störungen) mit einer LC
Kombination.
Hi,
bei digitalen IC's ist die Blockung deshalb so wichtig, da im
Umschaltmoment eines Gatters i.d.R. Querströme fließen. Diese haben
einen kurzen, aber steilen Peak auf dem Versorgungsstrom zur Folge. Und
- die Steilheit macht's! Zum einen gehen so hochfrequente Störungen über
die Versorgungsleitung "wandern", zum anderen bricht u.U. bei einer
entsprechend gering bemessenen und damit aus der "Sicht" des IC's
hochohmigen Versorgung, die Versorgungsspannung zusammen, was zu
weiteren "Dreckeffekten" führen kann. Deshalb sollten die
Blockkondensatoren so nahe als möglich an die IC's gesetzt sein,
kürzeste Leitungslängen zu den Versorgungspin's. Und es solten
niedrigimpedante Typen sein. D.h. im Frequenzbereich niederohmig! Elko's
z.B. eignen sich deshalb nicht.
Aus gleichem Grund (dem hohen Querstrom) mögen es normale
Gatter(-Eingänge) auch nicht, wenn der Spannungsanstieg am Eingang zu
flach ist! Mit etwas "Geschick" konnte man zumindest die ersten TTL's so
"durchheizen"!
Schönen Tag noch,
Thomas
Du willst ja gegen ein Bezugspotenzial keine Störung. Und weil der Bezug
GND ist, müssen auch alle Blockkondensatoren mit einem Pin gegen diesen
Bezug geschaltet sein. Nur so erreichst du, dass der andere Pin des
Kondensators wechselspannungsmäßig mit diesem Bezug kurzgeschlossen ist.
>Nur so erreichst du, dass der andere Pin des Kondensators wechselspannungsmäßig
mit diesem Bezug kurzgeschlossen ist.
Was aber nur dann zum erwünschetn Resultat führt wenn die GND
Leitung/Fläche sehr niederohmig bzw. niederinduktiv ist.
Sonst erzeugen die aus der Versorgungsspannung abgeleiteten HF Ströme
daran Spannungabfälle, die dann über die OpAmp Eingänge wieder
einkoppeln.
@Kapi:
Wie gut du den OP abblocken mußt, hängt auch sehr vom Einsatzzweck ab:
Für einen einfachen Komparator mit Hysterese in einer Digitalschaltung
reicht unter Umständen sogar die Digitalspannungsversorgung, die etwas
mit Rauschen der digitalen Schaltung beaufschlagt ist.
Für einen hochempfindlichen Verstärker zusammen mit Digitaltechnik,
sollte man schon eine separate gut gesiebte Stromversorgung wählen,
eventuell reicht ein üblicher Linearspannungsregler hinter der
Digitalversorgung, der die Ripple-Spannung um ca. 60 dB dämpft. Da ist
es mit einfachen Entkopplungskondensatoren nicht getan. Der Begriff CMRR
ist oben schon gefallen.
Gruß
Dietmar
Noch ne Anmerkung: CMRR ist nicht gleich PSRR,
(wenn auch in ihren Ursachen und Asuwirkungen sehr ähnlich).
CMRR = Common Mode Recjection Ratio
= Störungen am Ausgang verusacht durch gleichtakt Störungen am
Eingang
PSRR = Power Supply Rejection Ratio
= Störungen am Ausgang verursacht durch Störungen an V+/V-
Beide liegen so in etwa zwischen 70-110db (also recht ordentlich klein)
fallen jedoch sehr schnell schon bei 10-100Khz auf 0db ab!
Daher ist Schaltnetzteil + OpAmps keine gute Kombination. Die HF Spikes
schlagen ungebremst auf die Ausgänge durch.
Bei einem Kondensator zwischen V+ und V- verbessere ich zwar die PSRR
der Gesamtschaltung (V+ ist sauber gegenüber V-), aber GND kann damit
immer noch relativ zwischen V+/V- schwingen. Diese Common Mode
Verschiebung GND bezogener Eingänge macht sich über die CMRR bemerkbar.
Dies ist der Grund für die Doppelblockung gegen GND.
> einen bedrahtetet 1090nF kann man auch weglassen
Wenn man nicht grad Multilayer mit GND/VCC-Planes verwendet, wüsste ich
gern, worin der Unterschied zwischen 5mm Leiterbahn und 5mm
Anschlussdraht besteht. Denn so viel dichter dran sind SMDs oft auch
nicht.
Stimmt ja alles - aber von welchen Geräten und Frequenzen ist die Rede?
Willst du allen Ernstes erklären, dass man unbedingt immer SMD-Cs
neuester kleinster Bauart verwenden, oder die Cs weil sonst sinnlos
gleich ganz weglassen sollte?
Nun bin ich kein E-Techniker - bei welchen Frequenzen sind die 5mm so
kritisch, dass sie einen bedrahteten C sinnlos machen? Und sind 100nF
bei diesen Frequenzen überhaupt noch zu gebrauchen?
@Steven Wetzel
>induktive Größe ist da eine Störgröße und je kleiner die Pads und>Anschlüsse sind, desto kleiner ist die Induktivität.
So ein Quark. Induktivität wird durch LeitungsLÄNGE erzeugt, ob die
Leitung dick oder dünn ist spielt KEINE Rolle (Skineffekt ist ein
ohmscher Widerstand!). Man schaue sich mal die Formel zu Berechnung der
Induktivität einner Leitung an.
>verteilen sollte, weil man es schon immer so machte. Bei einem AVR,>betrieben mit 16MHz hat dieser C wenig Auswirkung auf die störenden>Oberwellen.
Haha! Der war gut!
>5mm würde ich bei alles unter 1 MHz als unkritisch empfinden, d.h.>Oberwellen schließt das demzufolge aus.
Ohhh Mann, Mr. HF-Spezi itself. Wenn das nur zur Hälfte stimmen würde,
könnte man keine Schaltung mit 300 MHz bauen, von GHz Geschichten mal
ganz zu schweigen.
Naja, aber solche Profis wie du kennen sich ja überall blendend aus, sei
es HF oder CAD Systeme.
Ohje
Falk
P.S. Dieter Nuhr hat mal wieder soooo Recht.
>und je kleiner die Pads und Anschlüsse sind, desto kleiner ist die Induktivität.
Das mit den kleinen Pads verstehe ich nicht ganz.
Also ich ging immer davon aus dass Fläche die Induktivität veringert.
Wesswegen macht man den sonst die Versorgungsleitung als Fläche???
Die Formel für die Induktivität einer PCB Leitung deutet ja auch an dass
Fläche (Leitungsbreite) die Ind. erniedrigt.
Die kann man sich ja auch dadurch veranschaulichen, dass sich in der
Flache mehr Magnetfeldkreise teilweise gegensinnig überlagern und so das
Gesammtmagnetfeld schwächen, sprich L gesammt sinkt, oder?
@Kupfer Michi
>>und je kleiner die Pads und Anschlüsse sind, desto kleiner ist die >Induktivität.>Das mit den kleinen Pads verstehe ich nicht ganz.
Damit ist du nicht allein.
>Also ich ging immer davon aus dass Fläche die Induktivität veringert.>Wesswegen macht man den sonst die Versorgungsleitung als Fläche???
Um die KAPAZITÄT zu erhöhen. Denn zwei Flächen aus VCC unf GND wirken
wie ein Plattenkondensator. Mehr Fläche, mehr Kapazität. GND/CC Flächen
haben auch einen geringeren Ohmschen Widerstand sowie geringen Widerstan
bezüglich Skineffekt.
>Die Formel für die Induktivität einer PCB Leitung deutet ja auch an dass>Fläche (Leitungsbreite) die Ind. erniedrigt.
Welche Formel? Wo?
>Die kann man sich ja auch dadurch veranschaulichen, dass sich in der>Flache mehr Magnetfeldkreise teilweise gegensinnig überlagern und so das>Gesammtmagnetfeld schwächen, sprich L gesammt sinkt, oder?
So einfach isses nun auch wieder nicht.
MFG
Falk
Die verteilte Kapazität zweier Platinenflächen kann man auch nicht
einfach mit konzentrierten Kondensatoren vergleichen.
Einfaches Gegenbeispiel ist das Ersatzschaltbild eines Koaxkabels aus
hintereinanderliegenden LC-Tiefpässen( Längsinduktivität gefolgt von
Querkapazität). Je kürzer man so ein LC-Element annimmt, desto höher
wird seine 3dB-Grenzfrequenz.
@Christoph Db1uq
>Die verteilte Kapazität zweier Platinenflächen kann man auch nicht>einfach mit konzentrierten Kondensatoren vergleichen.
Alles eine Frage der Frequenz. Bei 100 MHz gehts sicher noch, bei 500
MHz wirds wahrscheinlich schon eng.
MFG
Falk
>>Wesswegen macht man den sonst die Versorgungsleitung als Fläche???>Um die KAPAZITÄT zu erhöhen. Denn zwei Flächen aus VCC unf GND wirken>wie ein Plattenkondensator
Schon klar. Dieser Effekt kommt doch aber erst bei höheren Freq. zum
Tragen und auch nur dann wenn V+ und GND Plane in einem mehrlagen Design
direkt aufeinander liegen, oder?
In meinem Ersten Anhang ist dies bei einem V+/GND Plane Abstand von
0.15mm!! mit 23pf/cm^2 angegeben, d.h. für eine typ. Platine kommt man
dann auf eine verteiltes C von vielleicht 1nF. Wie aus dem Diagramm
ersichtlich ist, macht sich so eine Anordnung erst im Freq. Bereich von
100+ MHz bemerkbar.
Wenn jedoch die Power Planes auf verschieden PCB Seiten liegen sollte
der kapazitive Effekt kaum noch ins Gewicht fallen.
Aber man macht ja auch dann eine GND Plane wenn V+ nur als normale
Leitungen ausgelegt ist ... doch um die Induktivität zu erniedrigen.
Siehe auch hierzu p.7 im Anhang.
Das mit dem niedrigeren Ohmschen Wid. versteht sich von selbst.
>Welche Formel? Wo?
...na die in meinem 3.ten Anhang.
>So einfach isses nun auch wieder nicht.
ich lerne gern hinzu...
@Kupfer Michi
>Schon klar. Dieser Effekt kommt doch aber erst bei höheren Freq. zum>Tragen und auch nur dann wenn V+ und GND Plane in einem mehrlagen Design>direkt aufeinander liegen, oder?
Jain.
>In meinem Ersten Anhang ist dies bei einem V+/GND Plane Abstand von>0.15mm!! mit 23pf/cm^2 angegeben, d.h. für eine typ. Platine kommt man>dann auf eine verteiltes C von vielleicht 1nF. Wie aus dem Diagramm
Das ist ne ganze Menge! Dieser Kondensator soll ja nur die gaaaaanz
kurzen Schaltflanken digitaler ICs puffern (oder auch anloger im GHz
Bereich) für eine handvoll Nanosekunden. Das aber sehr induktionsarm.
Bei längeren Zeiten (= niedrigeren Freqeunzen) funktionieren dann die
normalen Cs auf der Platine.
>ersichtlich ist, macht sich so eine Anordnung erst im Freq. Bereich von>100+ MHz bemerkbar.
Das ist der Witz an der Stelle!
>Wenn jedoch die Power Planes auf verschieden PCB Seiten liegen sollte>der kapazitive Effekt kaum noch ins Gewicht fallen.
Sie wird natürlich geringer, ist aber immer noch da. Zumal man
sinvollerweise VCC/GND auf nebeneinanderliegende Layer packt.
>Aber man macht ja auch dann eine GND Plane wenn V+ nur als normale>Leitungen ausgelegt ist ... doch um die Induktivität zu erniedrigen.
Nein, nicht wirklich. Die GND Plane hat zwar einen geringeren ohmschen
Widerstand und auch geringere Verluste bei hohen Freqenzen (Skineffekt),
aber die Induktivität ist nahezu gleich.
>>Welche Formel? Wo?>...na die in meinem 3.ten Anhang.
Die scheint mir recht merkwürdig. Kann ich im Moment nicht wirklich
erklären was da als Modell angenommen wird.
>>So einfach isses nun auch wieder nicht.>ich lerne gern hinzu...
Ich bin sicher nicht DIE Kapazität auf dem Gebiet. Schau mal hier
http://www.signalintegrity.com/pubsIndex.htm
MFG
Falk
P.S. Die Geschichte der Entkoppelkondensatoren ist über die Jahrzehte
hin und her diskutiert worden, mit diversen weitverbreiteten Irrtümern.
Was auch bedeutet, dass ich bei der ein oder anderen Sache falsch liegen
kann.
>Ich bin sicher nicht DIE Kapazität auf dem Gebiet
... und ich bin über Steckbrett, Lochraster und Fädeldraht noch nicht
hinausgekommen. Sozusagen Schwarmstudien am Einzelfisch.
Also wenn ich dem Autor in obigen Link folge
Parasitic Inductance of Bypass Capacitor II
http://www.signalintegrity.com/Pubs/news/6_09.htm
und mir die verschiedenen Pad Formen vs. Induktivität anschaue (603
Skinny vs. 603 Fat), so sehe ich auch wieder, dass wenn schon Leitung,
dann möglichst breit um L zu senken (wie auch in obiger Formel)
