Digilent Spartan 3 Board Anzahl Frei belegbarer IO-Pins

[FPGA-Fragender (Gast)]

Hallo zusammen,

ich suche für mein Projekt das passende FPGA Board.

Ich benötige allerdins möglichst an einem Stecker 32 frei benutzbare 32 
Pins für meine Zusatzhardware. ( 24 Datenleitungen, 8 Steuerleitungen ) 
in 3,3 V .

Auf dem Digilent Spartan 3 Starter Board ( nicht das 3E ) sind 3 
Pfostenstecker. Lt. Manual sind allerdings auf dem ersten Stecker die 
Adress und Datenleitungen fürs S-RAM rausgeführt.

Auf den beiden anderen Steckern sind die pins für Master Slave , Serial 
Parallel rausgeführt. Also die Pins vom FPGA selbst.

Nun meine Frage:

Sind die Master, Slave Pins des FPGA nur für die Serial, Parallel 
Konfiguration nutzbar oder kann ich diese Pins durch entsprechende 
Anweisungen im UCF-File und VHDL als IO-PIN 3,3 V nutzen ? Ich meine 
jetzt speziell bei diesem Board Design.

Gruß vom FPGA-Fragenden

[TheMason (Gast)]

du kannst den connector A2 und B1 komplett frei verwenden. mit dem Slave 
Serial bzw. Slave Parallel Programmer würdest du nur dann probleme 
bekommen wenn du diesen auch benötigst (also dein fpga nicht per JTAG 
bzw. übers serielle Platform Flash [welches ja auch per JTAG eingebunden 
ist] benötigst.
mit dem A2 und B1 Connector hatte ich noch keine probleme (habe 
allerdings auch nicht alle pins benötigt.
sollte also klappen. zur not kannst du dir ja auch aus A2 und B1 was 
zusammenbauen. an A1 sind auch noch ein paar pinne meine ich frei.

gruß
rene

[FPGA-Fragender (Gast)]

Hallo TheMason,

ich hab den Eindruck, dass Du Dir bzgl. der Belegungsmöglichkeit der 
MA.. Pins auch nicht 100% bist.  :-))

Die Daten kommen extern von einem einzigen Chip mit hoher Frequenz ( 60 
MHz ) da möchte ich lange Leitungen vermeiden. Die beiden Stecker sind 
allerdings an verschiedenen Seiten des Board, d.h. eine einzige Platine 
zum Aufstecken würde ausscheiden und ich müsste mit Flachbandkabel 
arbeiten, was ich vermeiden wollte.

Aber Du hast recht. Zur Not würde das gehen.

Danke trotzdem für Deinen Beitrag
Gruß vom FPGA-Fragenden